집 난방 라디에이터 연산 증폭기를 기반으로 하는 아날로그 조정기입니다. 연산 증폭기의 PWM 조정기

연산 증폭기를 기반으로 하는 아날로그 조정기입니다. 연산 증폭기의 PWM 조정기

컨트롤러는 오류(기준 신호와 피드백 신호의 차이)를 계산하고 이를 특정 수학적 연산에 따라 제어 동작으로 변환합니다.

ACS는 주로 비례(P), 적분(I), 비례-적분(PI) 유형의 제어기를 사용합니다. 변환된 신호의 유형에 따라 아날로그 및 디지털 조정기가 구별됩니다.

아날로그 레귤레이터(AR)은 연산 증폭기를 기반으로 구현되며, 디지털- 특수 컴퓨팅 장치 또는 마이크로프로세서를 기반으로 합니다. 아날로그 컨트롤러는 시간의 연속 함수인 아날로그 신호만 변환합니다. AP를 통과할 때 연속된 신호의 각 순시값이 변환됩니다.

AR을 구현하기 위해 네거티브 피드백이 있는 합산 증폭기 회로에 따라 연산 증폭기(op-amp)가 연결됩니다. 조정기의 유형과 전달 함수는 입력 회로와 연산 증폭기 피드백의 저항과 커패시터를 연결하는 회로에 의해 결정됩니다.

비례 제어기(P-regulator)는 저항 Ros를 갖는 연산 증폭기 저항을 피드백 회로에 연결하여 구현됩니다. 이 컨트롤러는 비례 계수를 특징으로 합니다. 에게 , 이는 1보다 크거나 작을 수 있습니다.

연산 증폭기 커패시터 C가 피드백 회로에 연결되면 통합 레귤레이터(I-regulator)가 구현됩니다. 이 유형의 컨트롤러는 시간 상수가 특징입니다. 티.

연산 증폭기 피드백 회로에 저항 Roc를 갖는 저항과 커패시터 Coc를 연결하여 비례 적분 제어기(PI 제어기)를 구현합니다. 이러한 조정기의 특징은 다음과 같습니다. 비례 계수 에게 그리고 시간 상수 티.

모든 유형의 조정기의 경우 구현 회로에는 입력 저항 R1이 있습니다.

레귤레이터 구현 방식, 레귤레이터 출력 U out의 입력 U in에 대한 전압 의존성 및 그래픽 표현뿐만 아니라 레귤레이터의 매개 변수를 찾는 공식이 표 1에 나와 있습니다.

표 1 - 조정기

전류 센서의 용도와 적용되는 요구 사항을 설명하십시오. 전기 드라이브의 기능 다이어그램 제공 직류변압기 전류 센서 및 션트 기반 전류 센서 포함.

전류 센서(CT)는 모터 전류의 강도와 방향에 대한 정보를 얻도록 설계되었습니다. 여기에는 다음 요구 사항이 적용됩니다.

0.1I nom에서 5I nom 범위의 제어 특성 선형성은 0.9 이상입니다.

전원 회로 및 제어 시스템의 갈바닉 절연 가용성

고성능.

AEP 좌표 센서는 측정 변환기(MT)와 정합 장치(CU)의 직렬 연결로 구조적으로 표현될 수 있습니다(그림 1). 측정 변환기는 좌표를 변환합니다. 엑스전기 전압 신호에서 그리고(또는 현재 나),비례항 엑스.매칭 장치는 출력 신호를 변환합니다. 그리고크기와 모양이 ACS를 만족하는 피드백 신호 u os에 IP를 입력합니다.

그림 1 - AEP 좌표 센서의 블록 다이어그램

변류기, 평활 초크의 추가(보상) 권선, 홀 요소 및 션트는 DT에서 측정 변환기로 사용됩니다.

션트 기반 전류 센서는 모터 전류를 측정하는 데 널리 사용됩니다. 분로순수 활성 저항을 갖는 4단자 저항입니다. R 승(비유도 션트) 전원 회로는 전류 단자에 연결되고 측정 회로는 전위 단자에 연결됩니다. (그림 2)

모터 회로의 전류 흐름에 대한 션트의 영향을 줄이려면 해당 저항을 최소화해야 합니다. 션트의 공칭 전압 강하는 일반적으로 75mV이므로 증폭기를 사용하여 증폭해야 합니다. 션트에는 전원 회로에 대한 잠재적 연결이 있으므로 전류 센서에는 갈바닉 절연 장치(GID)가 포함되어야 합니다. 이러한 장치로는 변압기 및 광전자 장치가 사용됩니다.

그림 2 - 션트를 기반으로 전류 센서를 연결하는 회로도

변류기를 기반으로 하는 DT는 대칭 브리지 단상 및 3상 정류기에 의해 전원이 공급될 때 모터 전류를 측정하기 위해 DC AED에 주로 사용됩니다. 단상 정류기(그림 3)의 경우 변류기(TA1) 1개를 사용하고, 3상 정류기의 경우 스타에 연결된 변압기 3개를 사용한다. 변류기의 작동 모드가 단락 모드에 가깝도록 보장하기 위해 2차 권선에는 저저항 저항 R CT(0.2...1.0 Ohm)가 로드됩니다. 2차 권선의 교류 전압 변환은 정류기 VD1...VD4에 의해 수행됩니다.

그림 2 - 변류기를 기반으로 전류 센서를 연결하기 위한 회로도

13. 전기자 EMF 센서의 기능 다이어그램을 제공하고 작동 원리를 설명하십시오..

속도 제어 범위(최대 50)에 대한 요구 사항이 낮기 때문에 EMF 피드백은 전기 드라이브의 주요 피드백으로 사용됩니다. 전기자 EMF 센서의 작동 원리는 모터의 EMF 계산을 기반으로 합니다.

EMF 센서의 기능 다이어그램은 그림 1에 나와 있습니다.

그림 1 - 전기자 EMF 센서의 기능 다이어그램

전기자 전압을 측정하기 위해 저항 R2, R3에 분배기가 사용됩니다. 모터 전기자 전류를 측정하려면 평활 초크의 추가 권선 L1.2가 사용됩니다. 전압 그리고 나분배기를 통해 RC 필터와 리피터 A1이 가산기 A2에 공급됩니다. 전기자 권선의 전압 강하에 비례하는 신호도 가산기 A2의 입력에 공급됩니다. 리 나. ts ∙i 나.

출력전압 표현 너 드정상 상태 작동을 위한 증폭기 A2는 다음과 같은 형식을 갖습니다.

어디 에게 de – EMF 센서의 전송 계수,

이자형나는 전기자 EMF입니다.

모터 전기자의 전압에 비례하는 신호를 얻으려면 다음 회로에 따라 저항성 전압 분배기를 연결할 수도 있습니다.

그림 2 - 전압 센서 연결 다이어그램

분배기의 출력 전압은

분배기 외에도 전압 센서에는 갈바닉 절연 장치가 포함될 수 있습니다.

증폭기.

14. 수직 단일 채널 펄스 위상 제어 시스템의 다이어그램을 그리고 타이밍 다이어그램을 사용하여 작동 원리를 설명합니다.

정류기 사이리스터를 제어하기 위해 다음 기능을 수행하는 펄스 위상 제어 시스템(PPCS)이 사용됩니다.

특정 사이리스터가 열려야 하는 순간을 결정합니다. 이러한 시간은 ACS 출력에서 SIFU 입력으로 전달되는 제어 신호에 의해 설정됩니다.

필요한 시간에 사이리스터의 제어 전극으로 전송되고 필요한 진폭, 전력 및 지속 시간을 갖는 개방 펄스의 형성.

단상 브리지 정류기의 사이리스터를 제어하는 수직 단일 채널 SIFU의 작동을 고려해 보겠습니다(그림 1).

그림 1 - 단상 브리지 정류기의 다이어그램

교류 전압 발생기 GPN은 동기화 장치에서 전압 C가 수신되면 시작됩니다(그림 2). 이는 사이리스터에 직접 전압이 가해지는 순간에 발생합니다. 자연스러운 정류 지점에서.

그림 2 - 수직 단일 채널 SIFU 구성표

GPG의 출력에서 톱니파 전압은 비교 장치 US에 공급되어 제어 전압 U y와 비교됩니다(그림 3). 톱니파와 제어 전압이 동일해지는 순간에 제어 장치는 펄스를 생성하고, 이는 펄스 분배기 RI를 통해 펄스 형성기 FI1 또는 FI2로 전송된 다음 출력 형성기 VF1 또는 VF2를 통해 정류기 사이리스터로 전송됩니다. 출력 드라이버는 전원의 개방 펄스를 증폭하고 잠재적으로 전원 섹션에서 SIFU를 분리합니다. 비교기로는 연산증폭기를 기반으로 한 비교기가 사용된다.

그림 3 – SIFU 작동 다이어그램

15. 공동 제어 기능이 있는 3상 제로 가역 정류기를 갖춘 전기 드라이브의 기능 다이어그램을 제시하고 작동 원리를 설명하십시오.

사이리스터 세트를 함께 제어할 때 개방 펄스는 두 세트 VS1, VS2, VS3 및 VS4, VS5, VS6에 동시에 적용됩니다(그림 1). 동시에 엔진의 회전 방향에 따라 한 세트는 정류기 모드로 작동하고 다른 세트는 인버터 모드로 작동합니다. 전기자 전류는 정류기 모드에서 작동하는 세트를 통해 흐릅니다.

그림 1 - 3상 제로 밸브 세트의 공동 제어

역전 정류기

정류 사이리스터 제어 시스템에는 2개의 SIFU(SIFU1, SIFU2)와 아날로그 인버터 A1이 포함되어 있습니다.

VS1, VS2, VS3이 정류기 모드로 동작하고 VS4, VS5, VS6이 인버터 모드로 동작하면 모터가 정방향으로 회전합니다. 반대 방향이면 엔진이 뒤로 회전합니다.

개방 펄스가 두 세트 모두에 적용되므로 변압기 TV1의 2차 권선 2상 폐쇄 회로가 두 개의 개방 밸브(예: VS1 및 VS6)를 통해 회로에 형성됩니다.

이 회로에서는 2차 권선의 두 위상의 EMF 합이 작용합니다. EMF 균등화:

어디 전자 1 , 전자 2 -각각 세트 VS1...VS3 및 VS4...VS6의 정류된 EMF.

EMF 균등화 이자형 ur는 균등화 전류 레벨 1을 생성합니다. 등화 전류와 관련하여 변압기 TV1은 단락 모드에 있습니다. 변압기의 능동 및 유도 저항은 작습니다. 따라서 등화 전류를 제한하기 위해 등화 리액터 L1 및 L2가 흐름 회로에 포함됩니다.

등화 리액터를 포함하는 것 외에도 등화 EMF의 일정한 구성 요소가 포함된 세트의 조정된 제어를 통해 등화 전류를 제한할 수 있습니다. 에르은 0과 같습니다. 즉

E ur = E 1 + E 2 = E 0 (cosα 1 +cosα 2) = 0, (1)

어디 전자 1, 전자 2- EMF의 상수 구성 요소 전자 1및 e 2 각각; 이자형 0- α = 0에서 정류된 EMF의 상수 구성요소; α 1, α 2 - 세트 VS1...VS3 및 VS4...VS6의 개방 각도.

조건 (1)은 a1 + a2 =p일 때 만족됩니다. 이 조건은 사이리스터 세트의 조정 제어를 위한 조건입니다.

공유경영은 다음과 같은 장점:

· 균등화 전류는 모터 부하 전류의 크기와 결과적으로 특성의 선형성에 관계없이 두 세트의 전도 상태를 보장합니다(간헐적인 전류 모드가 없음).

· 회로의 스위칭과 관련되지 않은 전류 반전에 대한 지속적인 준비로 인해 높은 성능을 발휘합니다.

그러나 공동 제어를 사용하려면 균등화 반응기를 설치해야 하며 이로 인해 전기 드라이브의 무게, 비용 및 크기가 증가합니다. 등화 전류의 흐름은 전력 회로 요소의 부하를 증가시키고 정류기의 효율을 감소시킵니다.

16. 별도의 제어 기능을 갖춘 가역 정류기를 갖춘 전기 드라이브의 블록 다이어그램을 그리고 작동 원리를 설명하십시오.

별도의 제어 기능을 갖춘 가역 정류기에서 한 세트의 사이리스터가 정류기 또는 인버터 모드에서 작동할 때 다른 세트는 완전히 비활성화됩니다(개방 펄스가 제거됨). 결과적으로 균등화 전류 회로가 없어 균등화 리액터가 필요하지 않습니다.

별도 제어 기능이 있는 가역 정류기(RVRU)가 있는 전기 드라이브의 블록 다이어그램이 그림 1에 나와 있습니다. RVRU의 작동은 다음을 통해 보장됩니다. 추가 요소사이리스터 제어 시스템: 밸브 전도도 센서(VSD), 논리 스위칭 장치(LSD), 특성 스위치(CH).

그림 1 – 가역 정류기를 갖춘 전기 드라이브의 블록 다이어그램

별도의 컨트롤로

DPV는 정류기 사이리스터의 상태(개방 또는 폐쇄)를 결정하고 차단에 대한 신호를 생성하도록 설계되었습니다. 이는 세트에 전류가 없는 것과 동일합니다.

보건의료시설은 다음과 같은 기능을 수행합니다.

신호 U 3에 의해 지정된 모터 전류의 필요한 방향에 따라 필요한 밸브 세트 "전진" 또는 "후진"(KV "V" 또는 KV "N")을 선택합니다.

"앞으로"("B") 및 "뒤로"("H") 키를 사용하여 두 사이리스터 세트 모두에서 펄스 개방이 동시에 나타나는 것을 금지합니다.

이전에 작동 중인 세트에 전류가 흐르는 동안에는 작동 중인 세트에 개방 펄스 공급을 금지합니다.

이전에 작동 중인 세트의 모든 사이리스터가 닫히는 순간과 작동을 시작하는 세트에 개방 펄스를 공급하는 순간 사이에 일시적인 일시 중지를 형성합니다.

특성 스위치는 SIFU α = f(u y)의 단극 조정 특성을 반전 신호 U y와 일치시키는 역할을 합니다.

모터 역회전은 속도 명령의 부호 변경으로 시작되며, 이로 인해 전류 명령 Uc의 부호가 변경됩니다. 이로 인해 제어 전압 U y가 감소하고 "포워드" 밸브 세트의 사이리스터 개방 각도 α 1이 증가하여 EMF E 1이 감소하고 궁극적으로 전기자 전류가 감소합니다. 0으로. 밸브 닫힘은 DPV에 의해 기록됩니다. DPV로부터 신호를 수신하면 LPU는 두 세트의 사이리스터("B" 열림)에 대한 펄스 공급을 금지하고 동시에 시간 정지 계산을 시작합니다. 완료 후 LPU는 "뒤" 밸브 세트("H"가 닫힘)의 사이리스터에 개방 펄스를 공급하고 PH를 전환할 수 있는 권한을 생성합니다. PC를 전환하면 SIFU 입력에서 제어 전압 U의 극성이 변경됩니다. 이 순간부터 각도 α 2의 개방 펄스가 HF "N"에 공급되기 시작하여 인버터 모드에서 세트의 작동을 보장합니다. 회전 EMF가 E 2보다 크기 때문에 전기자 전류는 반대 방향으로 흐릅니다. 엔진은 발전기 모드로 전환되어 회생 제동을 수행합니다.

별도의 제어에는 다음과 같은 장점이 있습니다.

가역 정류기의 크기, 무게 및 비용을 크게 줄이는 등화 리액터가 없습니다.

정류기의 전력 손실을 줄이고 효율을 높이는 등화 전류가 없습니다.

분할 방정식의 단점은 다음과 같습니다.

정류기 제어 특성의 선형화가 필요한 간헐적 전류 모드의 존재

의료시설, 장기요양시설, 정신병원 등의 존재로 인해 관리시스템이 더욱 복잡해졌습니다.

세트를 전환할 때 정지 상태가 발생합니다.

외부 교란 보상 원리와 편차 원리에 따라 제작된 전자 장치의 폐쇄 구조를 제시하고 설명합니다. DC 전기 드라이브용 2회로 슬레이브 제어 시스템의 블록 다이어그램을 그리고 해당 블록을 설명합니다.

폐쇄형 구조 ED는 외부 방해 보상 원리와 편차 원리(피드백 원리라고도 함)에 따라 제작됩니다.

전기 드라이브의 가장 특징적인 외부 교란, 즉 속도 Ω를 조절할 때의 부하 토크 Mc에 대한 보상의 예를 사용하여 보상 원리를 고려해 보겠습니다(그림 1a).

그림 1 - 전자 구조물의 폐쇄형 구조

이러한 전기 드라이브의 폐쇄 구조의 주요 특징은 속도 설정 신호 Usc와 함께 부하 토크에 비례하는 신호가 전기 드라이브의 입력에 공급되는 회로가 있다는 것입니다.

Um = Km∙Ms, 여기서 Km은 비례계수입니다.

결과적으로 전기 드라이브는 총 신호 U Δ에 의해 제어되며, 이는 부하 토크가 변동할 때 자동으로 변경되어 속도가 주어진 수준으로 유지되도록 보장합니다. 그 효율성에도 불구하고, 이 방식을 사용한 전기 구동 제어는 간단하고 신뢰할 수 있는 부하 토크 센서 Ms.의 부족으로 인해 거의 수행되지 않습니다.

따라서 대부분의 폐쇄 회로에서는 편향 원리가 사용되며, 이는 전자 장치의 출력을 입력에 연결하는 피드백 회로가 있다는 특징이 있습니다. 이 경우 속도를 조절할 때 현재 속도 값(신호 Uos = Kos∙ Ω)에 대한 정보가 전기 드라이브의 입력에 공급되어 빼지는 속도 피드백 회로(그림 1b)가 사용됩니다. 속도 설정 신호 Uss에서. 제어는 편차 신호 U Δ =Uзс-Uос(불일치 또는 오류 신호라고도 함)에 의해 수행되며, 속도가 설정된 속도와 다르면 그에 따라 자동으로 변경되고 자동 제어 시스템의 도움으로 , 이러한 편차를 제거합니다.

ED는 제어되는 좌표의 유형에 따라 속도, 위치, 전류, 자속, 전압 및 EMF에 대한 피드백을 사용합니다.

하위 규제 시스템.

EUT의 움직임을 제어하기 위해 EP의 여러 좌표를 조정해야 하는 경우가 있습니다. 예를 들어 전류(토크) 및 속도입니다. 이 경우 폐쇄 ED는 하위 좌표 제어 방식에 따라 수행됩니다.

그림 2 - 2회로 슬레이브 제어 시스템의 블록 다이어그램

이 방식에서 각 좌표의 조절은 자체 조절기(현재 RT 및 속도 RS)에 의해 수행되며, 이는 Kost 및 Koss 계수와 함께 해당 피드백과 함께 폐쇄 루프를 형성합니다. 이들 회로는 전류 회로 Uzt의 입력(마스터) 신호가 외부 속도 회로의 출력 신호가 되도록 배열됩니다. 따라서 내부 전류 루프는 전기 구동의 주요 조정 가능한 좌표인 외부 속도 루프에 종속됩니다. RT 출력의 U Δ 신호는 사이리스터 변환기 TP에 공급됩니다. 전기 모터는 전기(ESM)와 기계(MCD) 두 부분으로 구성됩니다.

이러한 방식의 가장 큰 장점은 각 좌표 제어를 최적으로 조정할 수 있다는 것입니다. 또한 전류 루프를 속도 루프에 종속시키면 전류 및 토크를 제한하는 프로세스를 단순화할 수 있으며, 이를 위해 전류 레벨의 속도 컨트롤러 출력(기준 신호)에서 신호를 유지하기만 하면 됩니다. 적절한 수준.

중간 직류 링크(SFC IDC)가 있는 정적 주파수 변환기의 용도를 설명하십시오. IM 고정자의 전압을 조절하는 방법이 다른 PZPT HRC의 블록 다이어그램을 제공하십시오.

HRC PZPT는 진폭과 주파수가 일정한 교류 전압을 진폭과 주파수를 조정할 수 있는 교류 전압으로 변환하도록 설계되었습니다.

전압 조정 방법에 따라 세 가지 유형의 HRC CRPT가 있습니다.

1. 제어 정류기가 있는 HRC PZPT

이 회로에서 전압 진폭은 정류기의 출력에서 조절됩니다(그림 1).

그림 1 - 제어 정류기가 있는 HRC PZPT

CF는 교류 에너지를 직류 에너지로 변환하는 제어 정류기입니다.

F – 필터는 전류 및 전압 리플을 완화하는 역할을 합니다.

그리고 – 직류를 교류로 변환하는 데 사용되는 인버터.

SUV – 정류기 제어 시스템.

IMS – 인버터 제어 시스템.

FP는 주파수 설정 신호 U z를 변환하는 데 사용되는 기능적 변환기입니다. 에프. 전압 설정 신호 U z에 입력합니다. 유. 구현된 주파수 제어 법칙에 따라 다릅니다.

DC 링크의 필터 F 유형에 따라 자율 인버터 I는 전류 AI와 전압 AI로 구분됩니다. AI 전류를 기반으로 하는 IFC에서 필터는 인덕턴스가 높은 리액터 L입니다(그림 2a). 이러한 인버터는 전류원이므로 이 회로에서 모터에 대한 제어 효과는 주파수와 고정자 전류입니다.

그림 2 - 필터 회로

전압 AI는 인덕턴스 L 외에도 필터에 큰 용량의 커패시터 C가 포함되어 있는 전압 소스입니다(그림 2b). AI 전압을 사용하는 VHF 시스템에서 모터에 대한 제어 영향은 전압의 진폭과 주파수입니다.

2. DC 링크에 제어되지 않는 정류기와 펄스 폭 제어 컨버터(PWCC)가 있는 HRC PZPT(그림 3).

그림 3 - 제어되지 않는 정류기와 PSIU가 있는 HRC PZPT

이 경우 제어되지 않는 정류기 NV와 인버터 I 사이에 설치된 PShIU에서 전압 조정이 수행됩니다. NV의 조정되지 않은 정전압은 PShIU에 공급되어 크기가 조정되어 시퀀스로 변환됩니다. 필터 Ф에 의해 필터링되고 인버터 I의 입력에 공급되는 직사각형 펄스입니다.

3. 제어되지 않는 정류기와 인버터 전압의 펄스 폭 변조를 갖춘 HRC PZPT(그림 4).

그림 4 - 인버터에서 전압의 펄스 폭 변조를 사용하는 PFC DCPT

이 회로에서는 전압 진폭과 주파수의 조절이 I에 결합됩니다. 펄스 폭 변조는 복잡한 밸브 스위칭 알고리즘을 사용하여 달성되며 제어 스위치가 있는 변환기(전력 트랜지스터 또는 인공 스위칭이 있는 사이리스터 포함)에서만 구현할 수 있습니다.

연산 증폭기를 사용하는 PWM 레귤레이터의 장점은 거의 모든 연산 증폭기를 사용할 수 있다는 것입니다. 표준 구성표물론 포함).

연산 증폭기의 비반전 입력 전압 레벨을 변경하여 출력 유효 전압 레벨을 조정하므로 회로를 다음과 같이 사용할 수 있습니다. 요소다양한 전압 및 전류 조정기, 백열등의 원활한 점화 및 소화 회로.
계획반복하기 쉽고 희귀한 요소가 포함되어 있지 않으며 요소가 제대로 작동하면 구성 없이 즉시 작동하기 시작합니다. 전력 전계 효과 트랜지스터는 부하 전류에 따라 선택되지만 열 전력 손실을 줄이려면 고전류용으로 설계된 트랜지스터를 사용하는 것이 좋습니다. 열렸을 때 저항이 가장 적습니다.
라디에이터 영역 전계 효과 트랜지스터유형 및 부하 전류의 선택에 따라 완전히 결정됩니다. 회로가 온보드 네트워크 + 24V의 전압을 조절하는 데 사용되는 경우 전계 효과 트랜지스터의 게이트 고장을 방지하기 위해 트랜지스터 콜렉터 사이 VT1 및 셔터 VT2 저항이 1K인 저항을 켜야 하며, 저항은 R6 적절한 15V 제너 다이오드를 사용하여 션트하면 회로의 나머지 요소는 변경되지 않습니다.

이전에 논의된 모든 회로에서는 전력 전계 효과 트랜지스터가 사용됩니다. N- 채널 트랜지스터는 가장 일반적이고 최고의 특성을 가지고 있습니다.

단자 중 하나가 접지에 연결된 부하의 전압을 조절해야 하는 경우 다음과 같은 회로가 사용됩니다. N- 채널 전계 효과 트랜지스터는 전원의 +에 드레인으로 연결되고 소스 회로에서 부하가 켜집니다.

전계 효과 트랜지스터를 완전히 열 수 있도록 하려면 특수 마이크로 회로에서와 같이 게이트 제어 회로의 전압을 27~30V로 높이는 장치가 제어 회로에 포함되어야 합니다. U 6 080B ... U6084B, L9610, L9611 , 게이트와 소스 사이에는 최소 15V의 전압이 있습니다. 부하 전류가 10A를 초과하지 않으면 전력장을 사용할 수 있습니다피 - 기술적 이유로 인해 범위가 훨씬 좁은 채널 트랜지스터. 회로의 트랜지스터 유형도 변경됩니다. VT1 , 그리고 조정 특성 R7 반전. 첫 번째 회로의 제어 전압이 증가하면(엔진 가변 저항기전원 공급 장치의 "+"로 이동) 부하에서 출력 전압이 감소한 다음 두 번째 회로에서는 이 의존성이 역전됩니다. 특정 회로가 원래 회로의 입력 전압에 대한 출력 전압의 역의존성을 요구하는 경우 회로의 트랜지스터 구조를 변경해야 합니다. VT1, 즉 트랜지스터 VT1 첫 번째 회로에서는 다음과 같이 연결해야 합니다. VT1 두 번째 계획의 경우, 그 반대의 경우도 마찬가지입니다.

드릴링 장비 액츄에이터의 전기 드라이브용 제어 시스템에 사용되는 주요 조정기 유형

전기 드라이브용 슬레이브 제어 시스템의 아날로그 레귤레이터는 연산 증폭기(op-amp), 즉 입력 임피던스가 높고 출력 임피던스가 매우 낮은 직류 증폭기를 기반으로 구축됩니다. 이제 집적회로 기술을 통해 고품질의 저렴한 연산 증폭기를 생산할 수 있게 되었습니다. 작동 범위의 일부에서 연산 증폭기는 매우 높은 이득(10 5 - 10 6)을 갖는 선형 전압 증폭기처럼 동작합니다. 연산 증폭기 회로가 출력에서 입력으로 네거티브 피드백을 제공하지 않으면 높은 이득으로 인해 반드시 포화 모드로 전환됩니다. 따라서 연산 증폭기 기반 조정기 회로에는 네거티브 피드백이 포함되어 있습니다.
연산 증폭기는 곱셈, 합산, 적분, 미분 등 다양한 수학 연산을 수행할 수 있다는 사실에서 그 이름을 얻었습니다. 일반적인 조정기는 반전 증폭기를 기반으로 구축되며 저항 외에도 입력 및 출력 회로에는 커패시터가 포함될 수 있습니다.
연산 증폭기 이득이 크기 때문에 (구= = 10 5 +10 6), 출력 전압 Uvy는 공급 전압에 의해 제한됩니다. CPU,그렇다면 포인트의 잠재력 ㅏ(그림 1, a) cpA = = uout/Ku는 0에 가깝습니다. 즉, 점 ㅏ겉보기 접지 기능을 수행합니다(지점 접지). ㅏ불가능합니다. 그렇지 않으면 회로가 작동하지 않게 됩니다.)

쌀. 1. 연산 증폭기에 만들어진 아날로그 조정기의 구조 (a). 출력 신호의 제한을 제어하는 비례 제어기 회로(b). 출력 신호의 제한을 제어하는 입출력 조정기의 특성(c)

다양한 유형의 조정기의 회로, 전달 기능 및 전이 기능이 표에 나와 있습니다.

각종 레귤레이터의 회로와 동특성

비례 컨트롤러(P-레귤레이터)를 얻기 위해 연산 증폭기의 입력 및 피드백 회로에 저항이 포함됩니다. 적분 레귤레이터(I-regulator)는 입력 회로에 저항기와 피드백 회로에 커패시터를 포함합니다. PI 컨트롤러에는 입력 회로에 저항이 있고 피드백 회로에 직렬 연결된 저항과 커패시터가 포함되어 있습니다. PID 컨트롤러는 입력 및 피드백 회로의 활성 용량성 회로를 사용하여 단일 증폭기에 구현할 수 있습니다.
업계에서는 원형 및 직사각형의 집적 회로(IC)에서 다양한 유형의 연산 증폭기를 생산합니다. 레귤레이터 구성에 가장 널리 사용되는 연산 증폭기 유형은 K140UD7, K553UD2, K157UD2 등입니다.
제조에 하이브리드 기술을 도입함으로써 전기 구동용 아날로그 제어 시스템 장치의 크기를 줄이고 신뢰성을 높일 수 있습니다. 하이브리드 집적 회로(HIC) 제조 시 솔리드 스테이트(언패키지) 설계로 인쇄 회로 기판에 능동 소자(OA)를 설치하고 필름 기술 방식(도전성 필름을 스퍼터링하여)을 사용하여 커패시터와 저항기를 설치합니다. , 반도체 및 비전도성 재료). 결과 모듈은 화합물로 채워지거나 하우징에 배치될 수 있습니다.
전기 구동 좌표(전류, 속도 등)의 제한은 외부 제어 루프의 조정기 구조에 제한 장치를 포함하여 수행됩니다. 후자는 통제될 수도 있고 통제 불가능할 수도 있습니다. 그림에서, 6 그림은 차단 다이오드 VD1, VD2와 제어된 기준 전압 Vop를 사용하여 비례 조정기의 출력 전압을 제한하는 회로를 보여줍니다. 이 회로를 사용하면 다양한 레벨의 제한된 출력 전압으로 좌표 원점에 대해 비대칭인 입력-출력 특성을 얻을 수 있습니다(그림). 트랜지스터를 사용하여 연산 증폭기 출력 전압의 제어 가능한 제한 회로에 대한 다른 옵션도 가능합니다.
최근까지 국내 시추 장비의 액추에이터 자동 전기 구동에서는 아날로그가 주로 사용되었습니다. 컴퓨터 기술. 뒤에 지난 몇 년수많은 설계 및 연구 기관이 마이크로프로세서 제어 시스템을 만들기 위해 노력하고 있습니다. 아날로그 시스템과 비교하여 마이크로프로세서 시스템은 여러 가지 장점을 가지고 있습니다. 그 중 일부를 살펴보겠습니다.
유연성.재프로그래밍을 통해 제어 시스템의 매개변수뿐만 아니라 알고리즘, 심지어 구조까지 변경할 수 있는 능력입니다. 동시에 시스템의 하드웨어는 변경되지 않습니다. 아날로그 시스템에서는 하드웨어를 다시 배열해야 합니다. 소프트웨어마이크로컴퓨터는 출시 전 기간과 작동 중에 쉽게 조정할 수 있습니다. 덕분에 조정 작업의 비용과 시기가 줄어들고 특성과 매개변수를 결정하는 데 필요한 실험과 조정기 설정을 미리 준비된 프로그램을 사용하여 마이크로컴퓨터 자체에서 자동으로 수행할 수 있으므로 조정 작업의 성격이 변경됩니다. .
모든 제한사항 제거제어 장치의 구조 및 제어 법칙에 대해 설명합니다. 동시에 디지털 시스템의 품질 지표는 연속 제어 시스템의 관리 품질 지표를 크게 초과할 수 있습니다. 적절한 프로그램을 도입함으로써 아날로그 수단을 사용하여 구현하기가 매우 어려운 것을 포함하여 복잡한 제어 법칙(최적화, 적응, 예측 등)을 구현할 수 있습니다. 수행의 정확성과 효율성을 보장하는 지적 문제 해결이 가능해집니다. 기술 프로세스. 하위 제어 시스템, 교차 연결이 있는 다차원 시스템 등을 포함하여 모든 유형의 시스템은 마이크로컴퓨터를 기반으로 구축될 수 있습니다.
자가 진단 및 자가 테스트디지털 제어 장치. 공정 중단 중에 기계식 드라이브 구성요소, 전력 변환기, 센서 및 기타 장비의 서비스 가능성을 확인하는 기능. 장비 상태 자동 진단 및 사고 조기 경고. 이러한 기능은 고급 간섭 방지 기능으로 보완됩니다. 여기서 가장 중요한 것은 아날로그 정보 전송 라인을 갈바닉 절연, 광섬유 채널, 증폭기 및 스위치와 같은 잡음 방지 집적 회로를 포함하는 디지털 라인으로 교체하는 것입니다.
더 높은 정확도아날로그 장치의 특성인 제로 드리프트가 없기 때문입니다. 따라서 디지털 전기 구동 속도 제어 시스템은 아날로그 시스템에 비해 제어 정확도를 두 배로 높일 수 있습니다.
시각화하기 쉬움디지털 표시기, 표시기 패널 및 디스플레이를 사용하여 제어 프로세스의 매개변수를 제어하고 운영자와의 정보 교환의 대화형 모드를 구성합니다.
더 큰 신뢰성, 더 작은 크기, 무게 및 비용.아날로그 기술에 비해 마이크로컴퓨터의 높은 신뢰성은 대형 집적 회로(LSI) 사용, 특수 메모리 보호 시스템, 잡음 내성 및 기타 수단을 통해 보장됩니다. 높은 수준의 LSI 생산 기술 덕분에 전기 구동 제어 시스템의 제조 비용이 절감됩니다. 이러한 장점은 단일 보드 및 단일 칩 컴퓨터를 사용할 때 특히 두드러집니다.

조절기의 목적은 특정 물리량 X(제어량)를 주어진 수준(설정 매개변수)에서 설정하고 유지하는 것입니다. 이를 위해 조정기는 특정 방식으로 교란의 영향에 대응해야 합니다.

간단한 제어 루프의 개략적인 블록 다이어그램이 그림 1에 나와 있습니다. 26.1. 컨트롤러는 제어 동작을 통해 제어 변수 X에 영향을 미치므로 제어 편차가 가능한 한 작아집니다. 제어 대상에 영향을 미치는 외란은 설정 매개변수에 추가로 중첩된 외란의 크기로 형식적으로 표현될 수 있습니다. 아래에서는 통제변수가 다음과 같다는 가정하에 진행하겠습니다. 전기 전압물체가 전기적으로 조정된다는 것입니다. 따라서 전자 레귤레이터를 사용할 수 있습니다.

이러한 조정기의 가장 간단한 예는 제어 변수의 편차가 입력에 공급되는 증폭기이며, 제어 변수 X가 지정된 값을 초과하면 그 차이는 음수가 됩니다. 이로 인해 Y의 규제 영향은 그에 따라 증가된 규모로 감소합니다. 이 감소는 차이를 보상합니다. 정상 상태에서는 컨트롤러 이득이 높을수록 잔류 불일치가 작아집니다. 그림에 표시된 선형 시스템의 경우 26.1, 관계가 유효합니다

쌀. 26.1. 제어 루프의 블록 다이어그램.

여기에서 제어 변수를 결정하는 표현식을 얻습니다.

설정 매개변수의 변경을 따르는 시스템의 능력이 1에 가까울수록 피드백 회로의 이득이 높아진다는 것은 분명합니다.

교란 중 과도 응답은 0에 가까울수록 컨트롤러의 이득이 커집니다. 그러나 피드백 회로의 이득을 원하는 만큼 크게 만들 수 없다는 사실을 고려해야 합니다. 그 이유는 제어 루프의 불가피한 위상 변이가 진동을 초래하기 때문입니다. 연산 증폭기의 주파수 응답 수정 문제를 고려할 때 이미 비슷한 문제에 직면했습니다. 조절의 목표는 이러한 제한에도 불구하고 제어 불일치를 최소화하고 과도 응답을 양호한 상태로 유지하는 것입니다. 이를 위해 선형 증폭기에 적분기와 미분기를 추가하여 비례 제어기 대신 PI 또는 PID 제어기를 얻습니다. 다음을 사용하여 이러한 컨트롤러를 구현합니다. 전자 회로다음 섹션을 다룹니다.

만 마일의 여행도 첫 걸음부터 시작됩니다.
(중국 속담)

저녁이었는데 할 일이 없었는데... 갑자기 뭔가 납땜하고 싶었습니다. 일종의... 전자!.. 납땜 - 그래서 납땜. 컴퓨터가 있고 인터넷이 연결되어 있습니다. 우리는 계획을 선택합니다. 그리고 갑자기 의도한 주제에 대한 다이어그램이 마차와 작은 카트라는 것이 밝혀졌습니다. 그리고 모두가 다릅니다. 경험도 없고 지식도 부족합니다. 어느 것을 선택할까요? 그 중 일부에는 일종의 직사각형과 삼각형이 포함되어 있습니다. 증폭기, 심지어 작동하는 것까지... 작동 방식은 불분명합니다. 무섭다!..불타면 어쩌지? 익숙한 트랜지스터를 사용하여 더 간단한 것을 선택합니다! 선택하고, 납땜하고, 켜고... 도와주세요!!! 작동하지 않습니다! 왜?

그렇습니다. “단순함은 도둑질보다 더 나쁩니다”! 그것은 컴퓨터와 같습니다. 가장 빠르고 가장 정교한 것은 게임입니다! 그리고 사무용으로는 가장 단순한 것만으로도 충분합니다. 트랜지스터도 마찬가지다. 회로를 납땜하는 것만으로는 충분하지 않습니다. 여전히 구성할 수 있어야 합니다. 함정과 함정이 너무 많습니다. 그리고 이를 위해서는 초급 수준이 아닌 경험이 필요한 경우가 많습니다. 그렇다면 왜 흥미진진한 활동을 그만둬야 할까요? 별말씀을요! 이러한 "삼각형-직사각형"을 두려워하지 마십시오. 많은 경우 개별 트랜지스터를 사용하는 것보다 이를 사용하는 것이 훨씬 쉽다는 것이 밝혀졌습니다. 알고 있다면 - 어떻게!

이제 우리가 다룰 내용은 연산 증폭기(op-amp 또는 영어로 OpAmp)의 작동 방식을 이해하는 것입니다. 동시에 우리는 옴의 법칙을 제외하고는 공식을 거의 사용하지 않고 문자 그대로 "손가락으로" 그의 작업을 고려할 것입니다. 나)는 양단의 전압에 정비례합니다( 유) 저항에 반비례합니다 ( 아르 자형)»:
나=U/R. (1)

우선, 원칙적으로 연산 증폭기가 내부에 얼마나 정확하게 배열되어 있는지는 그다지 중요하지 않습니다. 일종의 충전물이 들어 있는 "블랙 박스"라는 가정을 그냥 받아들여 보겠습니다. ~에 이 단계에서"바이어스 전압", "시프트 전압", "온도 드리프트", "잡음 특성", "공통 모드 억제 계수", "공급 전압 리플 억제 계수", "대역폭"과 같은 연산 증폭기 매개변수는 고려하지 않습니다. 등. .P. 이러한 모든 매개변수는 연구의 다음 단계에서 중요할 것입니다. 작업의 기본 원칙이 머리 속에 "정착"될 때 "종이상으로는 매끄러웠지만 협곡은 잊어버렸기" 때문입니다...

지금은 연산 증폭기의 매개변수가 이상적에 가깝다고 가정하고 일부 신호가 입력에 적용될 경우 출력에 어떤 신호가 나타날 것인지만 고려하겠습니다.

따라서 연산 증폭기(op-amp)는 2개의 입력(반전 및 비반전)과 1개의 출력을 갖는 DC 차동 증폭기입니다. 그 외에도 연산 증폭기에는 양극과 음극의 전원 단자가 있습니다. 이 다섯 가지 결론은 다음에서 발견됩니다. 거의모든 연산 증폭기는 기본적으로 작동에 필요합니다.

연산 증폭기는 최소한 50000...100000의 큰 이득을 가지지만 실제로는 훨씬 더 많습니다. 따라서 첫 번째 근사로서 무한대와 같다고 가정할 수도 있습니다.

"차동"( "다른"은 영어에서 "차이", "차이", "차이"로 번역됨)이라는 용어는 연산 증폭기의 출력 전위가 입력 간의 전위차에 의해서만 영향을 받는다는 것을 의미합니다. ~에 관계없이그들로부터 순수한의미와 극성.

"정전류"라는 용어는 연산 증폭기가 0Hz에서 시작하여 입력 신호를 증폭한다는 것을 의미합니다. 연산 증폭기에 의해 증폭되는 신호의 상위 주파수 범위(주파수 범위)는 다음과 같은 여러 가지 이유에 따라 달라집니다. 주파수 특성구성되는 트랜지스터, 연산 증폭기를 사용하여 구축된 회로의 이득 등 그러나 이 질문은 그의 작품에 대한 초기 지식의 범위를 넘어서는 것이므로 여기서는 고려하지 않을 것입니다.

연산 증폭기 입력은 수십/수백 메가옴 또는 심지어 기가옴에 해당하는 매우 높은 입력 저항을 갖습니다(항상 기억에 남는 K140UD1에서만 가능하며 K140UD5에서도 30~50kΩ에 불과했습니다). 입력의 이러한 높은 저항은 입력 신호에 사실상 영향을 미치지 않는다는 것을 의미합니다.

따라서 이론적 이상에 대한 높은 수준의 근사치를 통해 다음과 같이 가정할 수 있습니다. 현재의 연산 증폭기의 입력으로 흐르지 않습니다. . 이것 - 첫 번째연산 증폭기의 동작을 분석할 때 적용되는 중요한 규칙입니다. 어떤 내용인지 잘 기억해주세요 오직 연산 증폭기 자체, 하지만 계획 그것의 사용으로!

"반전" 및 "비반전"이라는 용어는 무엇을 의미합니까? 반전이 결정되는 것과 관련하여 일반적으로 신호 반전은 어떤 종류의 "동물"입니까?

라틴어로 번역된 "inversio"라는 단어의 의미 중 하나는 "turning around", "turnover"입니다. 다시 말해서, 반전은 거울 이미지입니다( 미러링) 수평 X축을 기준으로 한 신호(시간 축). 그림에서. 그림 1은 신호 반전에 사용할 수 있는 다양한 옵션 중 몇 가지를 보여줍니다. 여기서 빨간색은 직접(입력) 신호를 나타내고 파란색은 반전(출력) 신호를 나타냅니다.

쌀. 1 신호 반전의 개념

특히 주목해야 할 점은 제로 라인(그림 1, A, B에서와 같이)에 대한 신호 반전입니다. 묶여 있지 않다! 신호는 역방향이거나 비대칭일 수 있습니다. 예를 들어, 둘 다 디지털 신호 또는 단극 전원 공급 장치의 경우 일반적으로 양수 값 영역(그림 1, B)에만 있거나(나중에 설명함) 둘 다 부분적으로 양수이고 부분적으로 부정적인 영역에서 (그림 1, B, D). 다른 옵션도 가능합니다. 주요 조건은 상호입니다. 반사성임의로 선택한 일부 수준(예: 인위적인 중간점에 대해서는 나중에 설명함)을 기준으로 합니다. 다시 말해서, 극성신호도 결정 요인이 아닙니다.

연산 증폭기는 회로도에 다양한 방식으로 표시됩니다. 해외에서는 연산 증폭기가 묘사되어 왔으며 지금도 이등변 삼각형 형태로 묘사되는 경우가 많습니다 (그림 2, A). 반전 입력은 마이너스 기호로 표시되고, 비반전 입력은 삼각형 안에 플러스 기호로 표시됩니다. 이 기호는 해당 입력의 전위가 다른 입력보다 더 긍정적이거나 더 부정적이어야 함을 전혀 의미하지 않습니다. 이는 단순히 출력 전위가 입력에 적용된 전위에 어떻게 반응하는지 나타냅니다. 결과적으로 전원 핀과 쉽게 혼동될 수 있으며 특히 초보자에게는 예상치 못한 "갈퀴"가 될 수 있습니다.

쌀. 2 조건부 그래픽 이미지(CGO)에 대한 옵션
연산 증폭기

GOST 2.759-82 (ST SEV 3336-81)가 발효되기 전 국내 기존 그래픽 이미지 (UGO) 시스템에서 연산 증폭기도 삼각형 형태로 묘사되었으며 반전 입력 만 반전이 있습니다. 기호 - 출력과 삼각형(그림 2, B)의 교차점에 있는 원, 그리고 현재는 직사각형 형태(그림 2, C)입니다.

다이어그램에서 연산 증폭기를 지정할 때 더 편리한 경우 반전 입력과 비반전 입력을 바꿀 수 있습니다. 그러나 전통적으로 반전 입력은 상단에, 비반전 입력은 하단에 표시됩니다. 일반적으로 전원 핀은 항상 한 방향으로 위치합니다(상단에 양극, 하단에 음극).

연산 증폭기는 거의 항상 NFB(네거티브 피드백) 회로에 사용됩니다.

피드백은 증폭기 출력 전압의 일부를 입력에 공급하는 효과이며, 대수적으로(부호를 고려하여) 입력 전압과 합산됩니다. 신호를 합산하는 원리는 아래에서 설명합니다. 연산 증폭기의 어떤 입력, 반전 또는 비반전, 피드백이 공급되는지에 따라 출력 신호의 일부가 반전 입력에 공급될 때 네거티브 피드백(NFB)이 구별됩니다(그림 3, A). ) 또는 포지티브 피드백(POF), 부분적으로 출력 신호가 비반전 입력에 공급됩니다(그림 3, B).

쌀. 3 피드백 생성 원리(FE)

첫 번째 경우, 출력 신호는 입력 신호의 역이므로 입력 신호에서 뺍니다. 결과적으로 스테이지의 전체 게인이 감소합니다. 두 번째 경우에는 입력과 합산되어 캐스케이드의 전체 이득이 증가합니다.

언뜻 보면 POS는 긍정적인 효과가 있는 것처럼 보일 수 있으며 OOS는 완전히 쓸모없는 아이디어입니다. 왜 이득을 줄일까요? 이것이 바로 1928년 Harold S. Black이 시험을 마친 OOS 특허를 취득하세요. 그러나 증폭을 희생함으로써 선형성, 주파수 범위 등과 같은 회로의 다른 중요한 매개 변수가 크게 향상됩니다. OOS가 깊을수록 전체 회로의 특성이 연산 증폭기의 특성에 덜 의존합니다.

그러나 PIC(연산 증폭기의 자체 이득을 고려)는 회로의 특성에 반대 효과를 가지며 가장 불쾌한 점은 자체 여기를 유발한다는 것입니다. 물론 이는 생성기, 히스테리시스가 있는 비교기(자세한 내용은 아래 참조) 등에서 의도적으로 사용되기도 합니다. 일반적인 견해연산 증폭기가 있는 증폭기 회로의 작동에 미치는 영향은 다소 부정적이며 해당 애플리케이션에 대한 매우 신중하고 합리적인 분석이 필요합니다.

연산 증폭기에는 두 개의 입력이 있으므로 OOS를 사용한 다음과 같은 기본 활성화 유형이 가능합니다(그림 4).

쌀. 4 연산 증폭기 연결을 위한 기본 회로

ㅏ) 반전 (그림 4, A) - 신호는 반전 입력에 공급되고 비반전 입력은 기준 전위에 직접 연결됩니다(사용되지 않음).

비) 비반전 (그림 4, B) - 신호는 비반전 입력에 공급되고 반전 입력은 기준 전위에 직접 연결됩니다(사용되지 않음).

V) 미분 (그림 4, B) - 신호는 반전 및 비반전 입력 모두에 공급됩니다.

이러한 회로의 작동을 분석하려면 다음 사항을 고려해야 합니다. 두번째가장 중요한 규칙, 연산 증폭기의 작동이 종속됩니다. 연산 증폭기의 출력은 입력 간의 전압 차이가 0이 되도록 보장하는 경향이 있습니다..

그러나 모든 공식은 다음과 같아야합니다. 필요하고 충분하다, 해당되는 사례의 전체 하위 집합을 제한합니다. 위의 공식은 모든 "고전성"에도 불구하고 출력이 "영향을 주려고 하는" 입력에 대한 정보를 제공하지 않습니다. 이를 바탕으로 연산 증폭기는 입력의 전압을 균등화하여 "내부" 어딘가에서 전압을 공급하는 것으로 나타났습니다.

그림의 도표를 주의 깊게 살펴보면 4를 보면 모든 경우에 OOS(Rooos를 통해)가 출력에서 시작되는 것을 볼 수 있습니다. 오직반전 입력으로 인해 이 규칙을 다음과 같이 다시 공식화할 수 있습니다. 전압 OOS가 적용되는 연산 증폭기의 출력은 반전 입력의 전위가 비반전 입력의 전위와 동일하도록 보장하는 경향이 있습니다..

이 정의에 따르면 OOS가 있는 연산 증폭기를 켤 때 "마스터"는 비반전 입력이고 "슬레이브"는 반전 입력입니다.

연산 증폭기의 작동을 설명할 때 반전 입력의 전위를 종종 "가상 영점" 또는 "가상 중간점"이라고 합니다. 라틴어 "virtus"의 번역은 "상상", "상상"을 의미합니다. 가상 객체는 물질적 현실의 유사한 객체의 동작에 가깝게 동작합니다. 즉, 입력 신호(피드백 루프의 작용으로 인해)의 경우 반전 입력은 비반전 입력과 동일한 전위에 직접 연결된 것으로 간주될 수 있습니다. 연결되었다. 그러나 "가상 제로"는 양극 연산 증폭기 전원에서만 발생하는 특별한 경우일 뿐입니다. 단극 전원 공급 장치(아래에서 설명)를 사용하고 다른 많은 스위칭 회로에서 비반전 입력이나 반전 입력 모두에 0이 없습니다. 따라서 이 용어는 연산 증폭기의 작동 원리에 대한 초기 이해를 방해하므로 사용하지 않기로 동의합시다.

이러한 관점에서 우리는 그림 1에 표시된 다이어그램을 분석할 것입니다. 4. 동시에 분석을 단순화하기 위해 공급 전압이 여전히 양극성, 즉 값이 서로 같고(예: ± 15V) 중간점(공통 버스 또는 "접지")이 있다고 가정합니다. 입력 및 출력 전압을 계산합니다. 또한 분석은 직류를 사용하여 수행됩니다. 각 순간마다 변화하는 교류 신호는 직류 값의 샘플로 표시될 수도 있습니다. 모든 경우에 Rooc을 통한 피드백은 연산 증폭기 출력에서 반전 입력으로 시작됩니다. 유일한 차이점은 어느 입력에 입력 전압이 공급되는지입니다.

ㅏ) 반전전원을 켭니다(그림 5).

쌀. 5 반전 연결에서 연산 증폭기의 작동 원리

비반전 입력의 전위는 0입니다. 이는 중간점("접지")에 연결됩니다. 중간점(GB 기준)을 기준으로 +1V와 동일한 입력 신호가 입력 저항 Rin의 왼쪽 단자에 적용됩니다. 저항 Rooc과 Rin이 서로 동일하고 1kOhm이라고 가정합니다(총 저항은 2kOhm입니다).

규칙 2에 따르면 반전 입력은 비반전 입력과 동일한 전위, 즉 0V를 가져야 하므로 Rin에는 +1V의 전압이 인가되고 옴의 법칙에 따라 전류가 흐르게 됩니다. 나입력= 1V / 1000Ω = 0.001A(1mA). 이 전류의 흐름 방향은 화살표로 표시됩니다.

Rooc과 Rin은 분배기에 포함되어 있고 Rule 1에 따라 op-amp의 입력은 전류를 소비하지 않으므로 이 분배기의 중간점에서 전압이 0V가 되기 위해서는 전압을 인가해야 한다. Rooc의 오른쪽 핀 마이너스 1V, 그리고 이를 통해 흐르는 전류 나앗또한 1mA와 같아야 합니다. 즉, 왼쪽 단자 Rin과 오른쪽 단자 Rooc 사이에 2V의 전압이 인가되고, 이 분배기에 흐르는 전류는 1mA(2V/(1kOhm + 1kOhm) = 1mA)가 된다. 나 입력 = 나 앗 .

입력에 음극의 전압이 인가되면 연산 증폭기의 출력은 양극의 전압이 됩니다. 모든 것이 동일합니다. Rooc과 Rin을 통한 전류 흐름을 보여주는 화살표만 반대 방향을 향하게 됩니다.

따라서 정격 Rooc와 Rin이 동일하면 연산 증폭기 출력 전압의 크기는 입력 전압과 동일하지만 극성은 반대입니다. 그리고 우리는 얻었습니다 반전 연발총 . 이 회로는 기본적으로 인버터인 회로를 사용하여 얻은 신호를 반전시켜야 할 경우에 자주 사용됩니다. 예를 들어, 대수 증폭기.

이제 Rin 값을 1kOhm으로 유지하고 동일한 입력 신호 +1V를 사용하여 Rooc 저항을 2kOhm으로 증가시킵니다. Rooc + Rin 분배기의 총 저항은 3kOhm으로 증가했습니다. 0V의 전위가 중간점(비반전 입력의 전위와 동일)에 유지되기 위해서는 Rin을 통해 Rooc를 통해 동일한 전류(1mA)가 흘러야 합니다. 따라서 Rooc 양단의 전압 강하(연산 증폭기 출력 전압)는 이미 2V여야 합니다. 연산 증폭기 출력에서 전압은 -2V입니다.

Rooc 등급을 10kOhm으로 높이겠습니다. 이제 동일한 다른 조건에서 연산 증폭기 출력의 전압은 이미 10V입니다. 와우! 마침내 우리는 얻었다 반전 증폭기 ! 출력전압은 저항 Rooc가 저항 Rin보다 큰 만큼 입력전압(즉, 이득 Ku)보다 크다. 제가 아무리 공식을 사용하지 않겠다고 맹세했더라도 이를 방정식의 형태로 표시해 보겠습니다.
구 = – Uout / Uin = – Roos / Rin. (2)

방정식 오른쪽의 분수 앞에 있는 빼기 기호는 출력 신호가 입력에 대해 반대라는 의미일 뿐입니다. 그리고 그 이상은 없습니다!

이제 Rooc 저항을 20kOhm으로 높이고 무슨 일이 일어나는지 분석해 보겠습니다. 공식 (2)에 따르면 Ku = 20이고 입력 신호가 1V인 경우 출력 전압은 20V여야 합니다. 그러나 그렇지 않습니다. 우리는 이전에 연산 증폭기의 공급 전압이 ± 15V에 불과하다는 가정을 받아들였습니다. 그러나 15V도 얻을 수 없습니다(이것이 조금 더 낮은 이유). "머리 위로 점프할 수 없습니다(공급 전압)!" 이러한 회로 정격 남용의 결과로 연산 증폭기의 출력 전압은 공급 전압에 대해 "휴지"됩니다(연산 증폭기의 출력이 포화 상태가 됨). 분배기 RoocRin을 통한 현재 평등의 균형( 나입력 = 나앗)가 위반되면 반전 입력의 전위가 비반전 입력의 전위와 다릅니다. 규칙 2는 더 이상 적용되지 않습니다.

입력 저항 반전 증폭기입력 신호 소스(GB)의 모든 전류가 이를 통해 흐르기 때문에 저항 Rin과 같습니다.

이제 상수 Rooc를 공칭 값이 10kOhm인 변수 1로 바꾸겠습니다(그림 6).

쌀. 6 가변 이득 반전 증폭기 회로

슬라이더의 오른쪽(다이어그램에 따라) 위치에서 이득은 Rooc / Rin = 10 kOhm / 1 kOhm = 10이 됩니다. Roos 슬라이더를 왼쪽으로 이동하면(저항 감소) 회로의 이득은 감소하고 마지막으로 맨 왼쪽 위치에서는 0이 됩니다. 왜냐하면 위 공식의 분자는 다음과 같은 경우에 0이 되기 때문입니다. 어느 분모 값. 입력 신호의 모든 값과 극성에 대해서도 출력이 0이 됩니다. 이 회로는 게인을 0에서 조정해야 하는 믹서와 같은 오디오 증폭 회로에 자주 사용됩니다.

비) 비반전전원을 켭니다(그림 7).

쌀. 7 비반전 연결에서 연산 증폭기의 작동 원리

왼쪽 Rin 핀은 중간 지점("접지")에 연결되고 +1V 입력 신호는 비반전 입력에 직접 적용됩니다. 분석의 뉘앙스는 위에서 "씹어먹기" 때문에 여기서는 중요한 차이점에만 주의를 기울일 것입니다.

분석의 첫 번째 단계에서는 Rooc와 Rin의 저항이 서로 같고 1kOhm의 구성 요소도 허용합니다. 왜냐하면 비반전 입력에서 전위는 +1V이고 규칙 2에 따라 반전 입력에서 동일한 전위(+1V)가 있어야 합니다(그림 참조). 이를 위해서는 저항기 Rooc(연산 증폭기 출력)의 오른쪽 단자에 +2V의 전압이 있어야 합니다. 나입력그리고 나앗, 1mA와 동일하며 이제 저항기 Rooc 및 Rin을 통해 반대 방향으로 흐릅니다(화살표로 표시). 우리는 해냈다 비반전 증폭기 +1V의 입력 신호는 +2V의 출력 신호를 생성하므로 이득은 2입니다.

이상하지 않나요? 값은 반전 연결과 동일하며(유일한 차이점은 신호가 다른 입력에 적용된다는 점입니다) 증폭이 분명합니다. 이에 대해서는 잠시 후에 살펴보겠습니다.

이제 Rooc 등급을 2kOhm으로 높입니다. 전류의 균형을 유지하려면 나입력 = 나앗반전 입력의 전위는 +1V이고 연산 증폭기의 출력은 이미 +3V여야 합니다. Ku = 3V / 1V = 3!

동일한 등급 Rooc 및 Rin을 사용하여 비반전 연결에 대한 Ku 값을 반전 연결과 비교하면 모든 경우의 이득이 1만큼 더 큰 것으로 나타났습니다. 우리는 공식을 도출합니다:
Ku = Uout / Uin + 1 = (Rooc / Rin) + 1 (3)

왜 이런 일이 발생합니까? 예, 매우 간단합니다! OOS는 반전 연결과 정확히 동일한 방식으로 작동하지만 규칙 2에 따라 비반전 입력의 전위는 항상 비반전 연결의 반전 입력 전위에 추가됩니다.

그렇다면 비반전 연결에서는 1의 이득을 얻을 수 없습니까? 왜 그럴 수 없습니까? 가능합니다. 그림을 분석한 방법과 유사하게 Rooc 등급을 줄여 보겠습니다. 6. 값이 0인 경우 - 규칙 2에 따라 반전 입력(그림 8, A)으로 출력을 단락시키면 출력은 반전 입력의 전위가 다음의 전위와 동일한 전압을 갖게 됩니다. 비반전 입력, 즉 +1V. Ku = 1V / 1V = 1 (!) 반전 입력은 전류를 소비하지 않고 출력과 전위차도 없기 때문에 이 회로에는 전류가 흐르지 않습니다.

쌀. 8 전압 팔로워로 연산 증폭기를 연결하기 위한 회로도

Rin은 완전히 잉여가 됩니다. 연산 증폭기의 출력이 작동해야 하는 부하와 병렬로 연결되며 출력 전류가 완전히 헛되이 흐릅니다. Rooc을 떠나고 Rin을 제거하면 어떻게 됩니까(그림 8, B)? 그런 다음 이득 공식 Ku = Rooc / Rin + 1에서 저항 Rin은 이론적으로 무한대에 가까워집니다(실제로는 보드에 누출이 있고 연산 증폭기의 입력 전류는 무시할 수 있지만 실제로는 그렇지 않습니다). , 여전히 0은 같지 않음) Rooc / Rin 비율은 0과 같습니다. 공식에는 Ku = + 1 하나만 남습니다. 이 회로에서 1보다 작은 이득을 얻을 수 있습니까? 아니요, 어떤 상황에서도 Less가 작동하지 않습니다. 비뚤어진 염소의 이득 공식에서 "추가" 단위를 피할 수 없습니다...

"추가" 저항을 모두 제거한 후 회로를 얻습니다. 비반전 연발총 , 그림에 표시되어 있습니다. 8, 뷔.

언뜻보기에 그러한 계획은 실질적인 의미가 없습니다. 단일 및 역이 아닌 "이득"이 필요한 이유는 무엇입니까? 신호를 더 이상 보낼 수는 없습니까 ??? 그러나 이러한 계획은 매우 자주 사용되며 그 이유는 다음과 같습니다. 규칙 1에 따르면 전류는 연산 증폭기 입력으로 흐르지 않습니다. 입력 임피던스 비반전 팔로워는 매우 큽니다. 이는 수십, 수백, 심지어 수천 MOhm입니다(그림 7의 회로에도 동일하게 적용됨). 그러나 출력 저항은 매우 낮습니다(옴 단위). 연산 증폭기의 출력은 규칙 2에 따라 비반전 입력과 반전 입력에서 동일한 전위를 유지하려고 시도하면서 "모든 힘을 다해 퍼핑"됩니다. 유일한 제한은 연산 증폭기의 허용 출력 전류입니다.

그러나 이 시점부터는 조금 옆으로 치우쳐 연산 증폭기 출력 전류 문제를 좀 더 자세히 살펴보겠습니다.

가장 널리 사용되는 연산 증폭기의 경우 기술 매개변수는 출력에 연결된 부하 저항이 더 적은 2kΩ 더 - 원하는만큼. 훨씬 작은 숫자의 경우 1kOhm(K140UD...)입니다. 이는 최악의 조건에서 최대 공급 전압(예: ±16V 또는 총 32V), 출력과 전원 레일 중 하나 사이에 연결된 부하, 반대 극성의 최대 출력 전압을 의미합니다. 약 30V의 전압이 부하에 적용되며, 이 경우 이를 통과하는 전류는 30V / 2000Ohm = 0.015A(15mA)입니다. 너무 적지도 않고 너무 많지도 않습니다. 다행스럽게도 대부분의 일반적인 연산 증폭기에는 출력 전류 보호 기능이 내장되어 있습니다(일반적인 최대 출력 전류는 25mA). 보호 기능은 연산 증폭기의 과열 및 고장을 방지합니다.

공급 전압이 허용되는 최대 전압이 아닌 경우 최소 부하 저항은 이에 비례하여 감소될 수 있습니다. 예를 들어 7.5...8V(총 15...16V)의 전원 공급 장치를 사용하면 1kOhm이 될 수 있습니다.

안에) 미분전원을 켭니다(그림 9).

쌀. 9 차동 연결에서의 연산 증폭기 작동 원리

따라서 동일한 정격 Rin 및 Rooc이 1kOhm인 경우 +1V와 동일한 전압이 회로의 두 입력 모두에 적용된다고 가정해 보겠습니다(그림 9, A). 저항기 Rin의 양쪽 전위는 서로 동일하므로(저항기 양단의 전압은 0), 전류가 흐르지 않습니다. 이는 저항 Rooc를 통과하는 전류도 0임을 의미합니다. 즉, 이 두 저항은 어떤 기능도 수행하지 않습니다. 본질적으로 우리는 실제로 비반전 추종자를 갖고 있습니다(그림 8과 비교). 따라서 출력에서 비반전 입력과 동일한 전압, 즉 +1V를 얻습니다. 회로의 반전 입력에서 입력 신호의 극성을 변경하고(GB1을 뒤집음) 마이너스 1V를 적용해 보겠습니다. (그림 9, B). 이제 Rin 핀 사이에 2V의 전압이 적용되고 이를 통해 전류가 흐릅니다. 나입력= 2mA(이것이 왜 그런지 자세히 설명할 필요가 더 이상 없기를 바랍니다.) 이 전류를 보상하기 위해서는 Rooc에도 2mA의 전류가 흘러야 합니다. 이를 위해서는 연산 증폭기의 출력이 +3V의 전압을 가져야 합니다.

비반전 증폭기의 이득 공식에서 추가 장치의 악의적인 "웃음"이 나타나는 곳입니다. 이것으로 밝혀졌습니다 쉽게 한차동 스위칭에서는 이득의 차이로 인해 비반전 입력의 전위만큼 출력 신호가 영구적으로 이동합니다. 문제가 있습니다! 그러나 “먹혀도 선택지는 적어도 두 가지가 있다”고. 이는 이 추가 항목을 "중화"하기 위해 반전 포함 및 비반전 포함의 이득을 균등화해야 함을 의미합니다.

이를 위해 입력 신호를 비반전 입력에 직접 적용하지 않고 분배기 Rin2, R1을 통해 적용합니다(그림 9, B). 또한 1kOhm의 값을 받아들입니다. 이제 연산 증폭기의 비반전(따라서 반전에서도) 입력에서 +0.5V의 전위가 발생하고 전류가 이를 통해 흐릅니다(및 Rooc). 나입력 = 나앗= 0.5mA, 연산 증폭기의 출력이 0V와 동일한 전압을 갖도록 보장합니다. 휴! 우리는 우리가 원하는 것을 달성했습니다! 회로의 두 입력 신호의 크기와 극성이 동일한 경우(이 경우 +1V, 마이너스 1V 및 기타 디지털 값의 경우에도 마찬가지임) 연산 증폭기 출력은 0을 유지합니다. 입력 신호의 차이와 동일한 전압.

반전 입력에 마이너스 1V의 음극 극성 신호를 적용하여 이 추론을 확인해 보겠습니다(그림 9, D). 여기서 나입력 = 나앗= 2mA, 출력은 +2V여야 합니다. 모든 것이 확인되었습니다! 출력 신호 레벨은 입력 간의 차이에 해당합니다.

물론, Rin1과 Rooc(각각 Rin2와 R1)이 동일하다면 이득을 얻을 수 없습니다. 이렇게 하려면 이전에 연산 증폭기를 켰을 때를 분석할 때와 마찬가지로 Rooc 및 R1의 등급을 높여야 합니다(반복하지 않겠습니다). 엄격하게 다음 비율이 관찰됩니다.

Rooc / Rin1 = R1 / Rin2. (4)

그러한 포용을 통해 우리는 어떤 실질적인 이점을 얻습니까? 그리고 우리는 놀라운 특성을 얻습니다. 출력 전압은 크기와 극성이 서로 동일한 경우 입력 신호의 절대 값에 의존하지 않습니다. 차이(차동) 신호만 출력으로 전송됩니다. 이를 통해 두 입력에 동일하게 영향을 미치는 간섭 배경에 대해 매우 작은 신호를 증폭할 수 있습니다. 예를 들어, 50Hz 산업 주파수 네트워크의 간섭 배경에 대한 동적 마이크의 신호입니다.

그러나 불행히도 이 꿀 통에는 연고에 파리가 들어 있습니다. 첫째, 평등(4)은 매우 엄격하게 준수되어야 합니다(10분의 1퍼센트, 때로는 100분의 1퍼센트까지!). 그렇지 않으면 회로에 작용하는 전류의 불균형이 발생하므로 차("역위상") 신호 외에도 결합된("동위상") 신호도 증폭됩니다.

이 용어의 본질을 이해해 봅시다 (그림 10).

쌀. 10 신호 위상 변화

신호 위상은 시간 기준점에 대한 신호 주기 기준점의 오프셋을 특성화하는 값입니다. 시간의 근원과 기간의 근원은 모두 임의로 선택되므로 하나의 위상이 주기적신호에는 물리적인 의미가 없습니다. 그러나 둘 사이의 위상차는 주기적신호는 물리적인 의미를 갖는 양으로, 신호 중 하나가 다른 신호에 비해 지연되는 정도를 반영합니다. 기간의 시작으로 간주되는 것은 중요하지 않습니다. 기간의 시작점은 양의 기울기를 갖는 0 값으로 간주될 수 있습니다. 가능합니다 - 최대. 모든 것이 우리의 힘에 달려 있습니다.

그림에서. 9 빨간색은 원래 신호를 나타내고 녹색은 원래 신호에 비해 ¼ 주기만큼 이동하고 파란색은 ½ 주기만큼 이동했음을 나타냅니다. 빨간색과 파란색 곡선을 그림의 곡선과 비교하면 다음과 같습니다. 2, B 그러면 서로 같다는 것을 알 수 있습니다. 역. 따라서 "동위상 신호"는 각 지점에서 서로 일치하는 신호이고 "역위상 신호"는 역서로 상대적입니다.

동시에, 개념 반전개념보다 더 넓은 단계, 왜냐하면 후자는 정기적으로 반복되는 주기적인 신호에만 적용됩니다. 그리고 컨셉은 반전사운드 신호, 디지털 시퀀스 또는 정전압과 같은 비주기적인 신호를 포함한 모든 신호에 적용 가능합니다. 에게 단계양이 일정한 경우 신호는 적어도 특정 간격에 걸쳐 주기적이어야 합니다. 그렇지 않으면 단계와 기간 모두 수학적 추상화로 변합니다.

둘째, 동일한 정격 Rooc = R1 및 Rin1 = Rin2를 갖는 차동 연결의 반전 및 비반전 입력은 서로 다른 입력 저항을 갖습니다. 반전 입력의 입력 저항이 정격 Rin1에 의해서만 결정되면 비반전 입력은 정격에 의해 결정됩니다. 순차적으로 Rin2와 R1을 켭니다(연산 증폭기의 입력이 전류를 소비하지 않는다는 사실을 잊으셨습니까?). 위의 예에서는 각각 1kΩ과 2kΩ이 됩니다. 그리고 본격적인 증폭기 스테이지를 얻기 위해 Rooc와 R1을 늘리면 차이가 훨씬 더 크게 증가합니다. Ku = 10 - 각각 동일한 1kOhm 및 최대 11kOhm!

불행하게도 실제로는 일반적으로 Rin1 = Rin2 및 Rooc = R1 등급을 설정합니다. 그러나 이는 두 입력의 신호 소스가 매우 낮은 경우에만 허용됩니다. 출력 임피던스. 그렇지 않으면 주어진 증폭기 스테이지의 입력 저항으로 분배기를 형성하고 이러한 "분할기"의 분배 계수가 다르기 때문에 결과는 분명합니다. 이러한 저항 값을 가진 차동 증폭기는 다음 기능을 수행하지 않습니다. 공통 모드(결합) 신호를 억제하거나 이 기능을 제대로 수행하지 못합니다.

이 문제를 해결하는 한 가지 방법은 연산 증폭기의 반전 및 비반전 입력에 연결된 저항 값의 불평등일 수 있습니다. 즉, Rin2 + R1 = Rin1이 됩니다. 또 다른 중요한 점은 평등을 정확하게 준수하는 것입니다(4). 일반적으로 이는 R1을 두 개의 저항으로 나누어 달성됩니다. 상수는 일반적으로 원하는 값의 90%이고, 저항은 원하는 값의 20%인 변수(R2)입니다(그림 11, A). .

쌀. 11 차동 증폭기 밸런싱 옵션

경로는 일반적으로 허용되지만 이 밸런싱 방법을 사용하면 약간이라도 비반전 입력의 입력 임피던스가 변경됩니다. Rooc(그림 11, B)와 직렬로 튜닝 저항기(R5)를 포함하는 옵션은 Rooc가 반전 입력의 입력 저항 형성에 참여하지 않기 때문에 훨씬 더 안정적입니다. 가장 중요한 것은 옵션 "A"(Rooc / Rin1 = R1 / Rin2)와 유사하게 단위 비율을 유지하는 것입니다.

차동 스위칭에 대해 이야기하기 시작했고 중계기에 대해 언급했기 때문에 흥미로운 회로 하나를 설명하고 싶습니다(그림 12).

쌀. 12 전환 가능한 반전/비반전 팔로어 회로

입력 신호는 회로의 두 입력(반전 및 비반전)에 동시에 적용됩니다. 모든 저항기(Rin1, Rin2 및 Rooc)의 값은 서로 동일합니다(이 경우 실제 값은 10...100kOhm입니다). 연산 증폭기의 비반전 입력은 SA 스위치를 사용하여 공통 버스에 연결할 수 있습니다.

키가 닫힌 위치(그림 12, A)에서 저항 Rin2는 회로 작동에 참여하지 않습니다(전류는 회로를 통해 "쓸모 없이"만 흐릅니다.) 나vx2신호 소스에서 공통 버스로). 우리는 얻는다 반전 중계기이득은 마이너스 1입니다(그림 6 참조). 그러나 키 SA가 열려 있으면(그림 12, B) 다음과 같은 결과가 나옵니다. 비반전 중계기게인은 +1입니다.

이 회로의 작동 원리는 약간 다른 방식으로 표현될 수 있습니다. 스위치 SA가 닫히면 -1과 같은 이득을 갖는 반전 증폭기로 작동하고 열리면 - 동시에(!) 이득이 마이너스 1인 반전 증폭기와 이득이 +2인 비반전 증폭기로서 Ku = +2 + (-1) = +1입니다.

이 형식에서는 예를 들어 설계 단계에서 입력 신호의 극성을 알 수 없는 경우(예: 장치를 설정하기 전에 액세스할 수 없는 센서에서 오는 경우) 이 회로를 사용할 수 있습니다. 트랜지스터(예: 전계 효과 트랜지스터)를 키로 사용하는 경우 다음을 사용하여 입력 신호에서 제어됩니다. 비교기(아래에서 논의하겠습니다), 우리는 얻습니다. 동기식 검출기(동기 정류기). 물론 이러한 계획의 구체적인 구현은 연산 증폭기 작동에 대한 초기 지식의 범위를 넘어서므로 여기서는 다시 자세히 고려하지 않습니다.

이제 입력 신호를 합산하는 원리(그림 13, A)를 살펴보고 동시에 저항기 Rin과 Rooc의 값이 실제로 무엇이어야 하는지 알아봅시다.

쌀. 13 반전가산기의 동작원리

위에서 이미 논의한 반전 증폭기(그림 5)를 기본으로 삼아 하나가 아닌 두 개의 입력 저항 Rin1 및 Rin2를 연산 증폭기의 입력에 연결합니다. 지금은 "훈련" 목적으로 Rooc를 포함한 모든 저항의 저항을 1kOhm으로 간주합니다. +1V에 해당하는 입력 신호를 왼쪽 단자 Rin1 및 Rin2에 적용하면 1mA에 해당하는 전류가 이 저항을 통해 흐릅니다(왼쪽에서 오른쪽으로 화살표로 표시). 비반전 입력(0V)에서와 같이 반전 입력에서 동일한 전위를 유지하려면 전류가 저항 Rooc를 통해 흘러야 합니다. 합계와 동일입력 전류(1mA + 1mA = 2mA), 반대 방향(오른쪽에서 왼쪽)으로 표시된 화살표로 표시되며, 연산 증폭기 출력의 전압은 마이너스 2V여야 합니다.

반전 증폭기의 입력에 +2V의 전압을 적용하거나(그림 5) Rin 정격을 절반으로 줄이면 동일한 결과(출력 전압 - 2V)를 얻을 수 있습니다. 최대 500옴. 저항 Rin2에 적용되는 전압을 +2V로 증가시켜 보겠습니다(그림 13, B). 출력에서 우리는 입력 전압의 합과 동일한 마이너스 3V의 전압을 얻습니다.

두 개의 입력이 있을 수 없지만 원하는 만큼 입력할 수 있습니다. 이 회로의 작동 원리는 이것에서 변경되지 않습니다. 어떤 경우에도 출력 전압은 연산의 반전 입력에 연결된 저항을 통과하는 전류의 대수적 합(부호를 고려!)에 정비례합니다. -amp(등급에 반비례), 개수에 관계없이.

그러나 +1V 및 -1V와 동일한 신호가 반전 가산기의 입력에 적용되면(그림 13, B) 이를 통해 흐르는 전류는 서로 다른 방향이 되며 상호 보상되며 출력은 0V가 됩니다. 이 경우 저항 Rooc를 통해 전류가 흐르지 않습니다. 즉, Rooc을 통해 흐르는 전류는 대수적으로 합산됩니다. 입력전류.

여기서 중요한 점도 발생합니다. 작은 입력 전압(1~3V)으로 작동하는 동안 널리 사용되는 연산 증폭기의 출력은 Rooc에 이러한 전류(1~3mA)를 제공할 수 있습니다. 그리고 연산 증폭기의 출력에 연결된 부하를 위한 것이 아직 남아 있었습니다. 그러나 입력 신호 전압이 허용 가능한 최대치(공급 전압에 가깝게)까지 증가하면 전체 출력 전류가 Rooc로 들어가는 것으로 나타났습니다. 짐에는 아무것도 남지 않을 것입니다. 그리고 "자체적으로" 작동하는 앰프 스테이지가 필요한 사람은 누구입니까? 또한 입력 저항의 값은 1kOhm에 불과하므로(따라서 반전 증폭기 단계의 입력 저항 결정) 이를 통과하는 데 지나치게 큰 전류가 필요하므로 신호 소스에 과도한 부하가 걸립니다. 따라서 실제 회로에서 저항 Rin은 10kΩ 이상, 바람직하게는 100kΩ 이하로 선택되어 주어진 이득에 대해 Rooc가 너무 높은 값으로 설정되지 않습니다. 이 값은 절대적이지는 않지만 "첫 번째 근사치"라고 말하는 대략적인 값이지만 모든 것은 특정 구성표에 따라 다릅니다. 어떠한 경우에도 이 특정 연산 증폭기의 최대 출력 전류의 5~10%를 초과하는 전류가 Rooc을 통해 흐르는 것은 바람직하지 않습니다.

합산 신호는 비반전 입력에도 공급될 수 있습니다. 그것은 밝혀 비반전 가산기. 원칙적으로 이러한 회로는 반전 가산기와 정확히 동일한 방식으로 작동하며, 그 출력은 입력 전압에 정비례하고 입력 저항 값에 반비례하는 신호가 됩니다. 그러나 실제로는 훨씬 덜 자주 사용됩니다. 고려해야 할 "갈퀴"가 포함되어 있습니다.

규칙 2는 "가상 제로 전위"의 영향을 받는 반전 입력에만 적용되므로 비반전 입력은 입력 전압의 대수적 합과 동일한 전위를 갖게 됩니다. 따라서 입력 중 하나에 존재하는 입력 전압은 다른 입력에 공급되는 전압에 영향을 미칩니다. 비반전 입력에는 "가상 잠재력"이 없습니다! 결과적으로 추가적인 회로 설계 트릭을 사용할 필요가 있습니다.

지금까지 우리는 OOS를 갖춘 연산 증폭기 기반 회로를 고려했습니다. 피드백이 완전히 제거되면 어떻게 되나요? 이 경우 우리는 얻는다 비교기(그림 14), 즉 입력에서 두 전위의 절대값을 비교하는 장치(영어 단어에서 유래) 비교하다- 비교하다). 출력은 어느 신호가 다른 신호보다 큰지에 따라 공급 전압 중 하나에 접근하는 전압이 됩니다. 일반적으로 입력 신호는 입력 중 하나에 적용되고 다른 하나는 비교되는 정전압(소위 "기준 전압")입니다. 전위가 0인 것을 포함하여 무엇이든 될 수 있습니다(그림 14, B).

쌀. 14 비교기로 연산 증폭기를 연결하기 위한 회로도

그러나 "덴마크 왕국"에서는 모든 것이 그렇게 좋은 것은 아닙니다... 입력 사이의 전압이 0이면 어떻게 되나요? 이론적으로는 출력도 0이 되어야 하지만 실제로는 - 절대. 입력 중 하나의 전위가 다른 전위보다 약간 더 크면 비교기 입력에서 발생하는 무작위 교란으로 인해 출력에서 혼란스러운 전압 서지가 발생하기에 이미 충분합니다.

실제로 모든 신호는 "노이즈"입니다. 정의상 이상은 있을 수 없습니다. 그리고 입력의 등전위 지점에 가까운 영역에서는 하나의 명확한 스위칭 대신 비교기의 출력에 출력 신호 스택이 나타납니다. 이 현상을 해결하기 위해 종종 비교기 회로가 도입됩니다. 히스테리시스출력에서 비반전 입력까지 약한 양의 PIC를 생성합니다(그림 15).

쌀. 15 PIC로 인한 비교기의 히스테리시스 작동 원리

이 계획의 작동을 분석해 보겠습니다. 공급 전압은 ±10V입니다(좋은 측정을 위해). 저항 Rin은 1kΩ이고 Rpos는 10kΩ입니다. 중간 전위는 반전 입력에 공급되는 기준 전압으로 선택됩니다. 빨간색 곡선은 왼쪽 핀 Rin(입력)에 도착하는 입력 신호를 보여줍니다. 계획비교기), 파란색 - 연산 증폭기의 비반전 입력의 전위 및 녹색 - 출력 신호.

입력 신호는 음의 극성을 갖는 반면 출력은 음의 전압을 가지며 Rpos를 통해 해당 저항의 값에 반비례하여 입력 전압과 합산됩니다. 결과적으로 전체 음수 범위에서 비반전 입력의 전위는 입력 신호 레벨보다 1V(절대값) 더 높습니다. 비반전 입력의 전위가 반전 입력의 전위와 동일해지면(입력 신호의 경우 + 1V임) 연산 증폭기 출력의 전압이 음의 극성에서 전환되기 시작합니다. 긍정적으로. 비반전 입력의 총 전위가 시작됩니다. 눈사태 같은더욱 긍정적이 되어 그러한 전환 과정을 지원합니다. 결과적으로, 비교기는 입력 및 기준 신호의 사소한 노이즈 변동을 단순히 "알지 못할 것"입니다. 이는 스위칭 중 비반전 입력에서 설명된 전위 "단계"보다 진폭이 훨씬 더 작기 때문입니다.

입력 신호가 감소하면 비교기 출력 신호의 역 스위칭이 입력 전압 -1V에서 발생합니다. 비교기 출력을 스위칭하는 입력 신호 레벨 간의 차이는 이 경우 총 2V와 같습니다. 라고 히스테리시스. Rin에 비해 저항 Rpos가 클수록(POS의 깊이가 작을수록) 스위칭 히스테리시스는 낮아집니다. 따라서 Rpos = 100kOhm에서는 0.2V에 불과하고 Rpos = 1Mohm - 0.02V(20mV)입니다. 히스테리시스(PIC의 깊이)는 특정 회로에서 비교기의 실제 작동 조건을 기반으로 선택됩니다. 어떤 경우에는 10mV가 많고 어떤 경우에는 2V가 충분하지 않습니다.

불행히도 모든 연산 증폭기가 모든 경우에 비교기로 사용될 수 있는 것은 아닙니다. 아날로그 신호와 디지털 신호를 일치시키기 위해 특수 비교기 마이크로 회로가 생산됩니다. 그 중 일부는 디지털 TTL 마이크로 회로(597CA2)에 연결하고 일부는 디지털 ESL 마이크로 회로(597CA1)에 연결하는 데 특화되어 있지만 대부분은 소위 말하는 것입니다. "다양한 애플리케이션을 위한 비교기"(LM393/LM339/K554CA3/K597CA3). 연산 증폭기와의 주요 차이점은 오픈 컬렉터 트랜지스터로 만들어진 출력단의 특수 설계입니다(그림 16).

쌀. 16 널리 사용되는 비교기의 출력단
부하 저항에 대한 연결

이를 위해서는 외부의 필수 사용이 필요합니다. 부하 저항기(R1)이 없으면 출력 신호는 물리적으로 높은(양성) 출력 레벨을 형성할 수 없습니다. 부하 저항이 연결된 전압 +U2는 비교기 칩 자체의 공급 전압 +U1과 다를 수 있습니다. 이를 통해 TTL이든 CMOS이든 원하는 레벨의 출력 신호를 제공하는 간단한 수단이 가능해졌습니다.

메모

대부분의 비교기에서 듀얼 LM393(LM193/LM293) 또는 정확히 동일한 회로 설계를 예로 들 수 있지만 쿼드 LM339(LM139/LM239)는 출력단 트랜지스터의 이미터가 음극 전원 단자에 연결되어 있습니다. 적용 범위를 제한합니다. 이와 관련하여 출력 트랜지스터의 컬렉터와 이미 터가 별도로 연결되어있는 국내 521/554CA3과 유사한 비교기 LM31 (LM111/LM211)에 주목하고 싶습니다. 비교기 자체의 공급 전압 이외의 전압에 적용됩니다. 유일하고 상대적인 단점은 8핀(경우에 따라 14핀) 패키지에 하나만 있다는 것입니다.

지금까지 입력 신호가 Rin을 통해 입력에 공급되는 회로를 살펴보았습니다. 그들은 모두였다 변환기입력 전압휴일 전압같은. 이 경우 입력 전류는 Rin을 통해 흐릅니다. 저항이 0이 되면 어떻게 될까요? 회로는 위에서 설명한 반전 증폭기와 정확히 동일하게 작동하며 신호 소스(Rout)의 출력 저항만 Rin 역할을 하며 다음을 얻습니다. 변환기입력 현재의 V휴일 전압(그림 17).

쌀. 17 연산 증폭기의 전류-전압 변환기 회로

반전 입력의 전위는 비반전 입력의 전위와 동일하므로(이 경우 "가상 제로"와 동일) 전체 입력 전류( 나입력)는 신호 소스(G)의 출력과 연산 증폭기의 출력 사이에서 Rooc를 통해 흐릅니다. 이러한 회로의 입력 저항은 0에 가깝기 때문에 이를 기반으로 마이크로/밀리암페어를 구축할 수 있으며 측정된 회로를 통해 흐르는 전류에 사실상 영향을 미치지 않습니다. 아마도 유일한 제한은 초과해서는 안되는 연산 증폭기 입력 전압의 허용 범위일 것입니다. 이를 통해 선형 포토다이오드 전류-전압 변환기 및 기타 여러 회로 등을 구축할 수도 있습니다.

우리는 이를 포함하기 위해 다양한 회로에서 연산 증폭기 작동의 기본 원리를 조사했습니다. 한 가지 중요한 질문이 남아 있습니다. 영양물 섭취.

위에서 언급한 것처럼 연산 증폭기에는 일반적으로 입력 2개, 출력 1개, 전원 핀 2개(양극 및 음극) 등 5개 핀만 있습니다. 일반적으로 양극 전원이 사용됩니다. 즉, 전원에는 +U 전위를 갖는 3개의 단자가 있습니다. 0; -유.

다시 한 번 위의 모든 수치를 주의 깊게 고려하여 연산 증폭기의 중간점에 대한 별도의 출력이 있음을 확인하십시오. 아니요 ! 내부 회로의 작동에는 단순히 필요하지 않습니다. 일부 회로에서는 비반전 입력이 중간 지점에 연결되었지만 이것이 규칙은 아닙니다.

따라서, 압도적이다 다수 최신 연산 증폭기는 전력을 공급하도록 설계되었습니다. 단극 긴장! 논리적인 질문이 생깁니다. “그렇다면 양극성 영양이 필요한 이유는 무엇입니까?” 우리가 그토록 완고하고 부러워할 만큼 일관성 있게 그림에 묘사했다면?

알고보니 간단하네요 아주 편안하게다음과 같은 이유로 실제적인 목적으로:

A) 부하를 통해 충분한 전류 및 출력 전압 스윙을 보장합니다(그림 18).

쌀. 18 다양한 연산 증폭기 전력 옵션에 대해 부하를 통한 출력 전류 흐름

지금은 그림에 표시된 회로("블랙 박스")의 입력(및 OOS) 회로를 고려하지 않습니다. 일종의 입력 정현파 신호가 입력(그래프의 검은색 정현파)에 공급되고 출력은 동일한 정현파 신호를 생성하며 그래프의 입력 색상 정현파에 대해 증폭되는 것을 당연하게 생각합니다.

부하 Rload를 연결할 때. 연산 증폭기 출력과 전원 공급 장치 연결 중간 지점(GB1 및 GB2) 사이 - 그림. 그림 18, A에서 부하를 통과하는 전류는 중간점(각각 빨간색과 파란색 반파장)을 기준으로 대칭적으로 흐르고 진폭은 최대이고 Rload에서 전압 진폭이 됩니다. 또한 가능한 최대값입니다. 거의 공급 전압에 도달할 수 있습니다. 해당 극성의 전원에서 나오는 전류는 연산 증폭기 Rload를 통해 닫힙니다. 및 전원 공급 장치(해당 방향으로 전류 흐름을 나타내는 빨간색 및 파란색 선).

연산 증폭기 전원 공급 장치의 내부 저항은 매우 낮기 때문에 부하를 통과하는 전류는 저항과 연산 증폭기의 최대 출력 전류(일반적으로 25mA)에 의해서만 제한됩니다.

단극 전압으로 연산 증폭기에 전원을 공급할 때 일반버스일반적으로 전원의 음극 (마이너스) 극이 선택되며 여기에 두 번째 부하 단자가 연결됩니다 (그림 18, B). 이제 부하를 통과하는 전류는 한 방향(빨간색 선으로 표시)으로만 흐를 수 있으며, 두 번째 방향은 더 이상 흐를 수 없습니다. 즉, 부하를 통과하는 전류는 비대칭(맥동)이 됩니다.

이 옵션이 나쁘다고 분명히 말할 수는 없습니다. 예를 들어 부하가 동적 헤드라면 이는 확실히 좋지 않습니다. 그러나 연산 증폭기 출력과 전원 레일 중 하나(일반적으로 음극성) 사이에 부하를 연결하는 것이 허용될 뿐만 아니라 유일한 연결인 응용 분야도 많이 있습니다.

단극 전원을 사용하여 부하를 통해 전류 흐름의 대칭성을 보장해야 하는 경우 커패시터 C1을 사용하여 연산 증폭기 출력에서 이를 갈바닉 절연해야 합니다(그림 18, B).

B) 반전 입력에 필요한 전류를 제공하고 바인딩일부에 신호를 입력 임의로 선택된수준, 수락됨기준 (0) - 직류에 대한 연산 증폭기의 작동 모드 설정 (그림 19).

쌀. 19 다양한 연산 증폭기 전원 옵션을 위한 입력 신호 소스 연결

이제 부하 연결을 제외하고 입력 신호 소스를 연결하는 옵션을 고려해 보겠습니다.

이전에 제시된 회로를 분석할 때 반전 및 비반전 입력을 전원 공급 장치 연결의 중간 지점에 연결하는 것이 고려되었습니다(그림 19, A). 비반전 입력이 전류를 소비하지 않고 단순히 중간 전위를 수용하는 경우 전류는 직렬로 연결된 신호 소스(G)와 Rin을 통해 흐르고 해당 전원을 통해 닫힙니다! 그리고 내부 저항은 입력 전류(Rin보다 훨씬 작은 크기)에 비해 무시할 수 있을 만큼 작기 때문에 공급 전압에 사실상 영향을 미치지 않습니다.

따라서 연산 증폭기에 대한 단극 전원 공급 장치를 사용하면 분배기 R1R2를 사용하여 비반전 입력에 공급되는 전위를 매우 쉽게 형성할 수 있습니다(그림 19, B, C). 이 분배기의 일반적인 저항 값은 10...100 kOhm이며, 영향을 크게 줄이기 위해 10...22 µF 커패시터를 사용하여 낮은 것(공통 네거티브 버스에 연결됨)을 분류하는 것이 좋습니다. 그러한 전위에 대한 공급 전압 리플의 인공의 중간점.

그러나 입력 전류가 동일하기 때문에 신호 소스(G)를 이러한 인위적인 중간점에 연결하는 것은 극히 바람직하지 않습니다. 그것을 알아 봅시다. 분배기 정격 R1R2 = 10kOhm 및 Rin = 10...100kOhm인 경우에도 입력 전류는 나입력기껏해야 1/10이고 최악의 경우 분배기를 통과하는 전류의 최대 100%입니다. 결과적으로, 비반전 입력의 전위는 입력 신호와 결합하여(위상으로) 동일한 양만큼 "부동"됩니다.

이 연결을 통해 DC 신호가 증폭될 때 서로에 대한 입력의 상호 영향을 제거하려면 저항 R3R4(그림 19, B)로 형성된 신호 소스에 대해 별도의 인공 중간점 전위를 구성해야 합니다. 또는 AC 신호가 증폭되면 신호 소스는 커패시터 C2를 사용하여 반전 입력으로부터 갈바닉 절연되어야 합니다(그림 19, B).

위의 회로(그림 18, 19)에서는 출력 신호가 전원 공급 장치의 중간점이나 인공 중간점을 중심으로 대칭이어야 한다는 기본 가정을 세웠다는 점에 유의해야 합니다. 실제로 이것이 항상 필요한 것은 아닙니다. 출력 신호가 주로 양극 또는 음극을 갖기를 원하는 경우가 많습니다. 따라서 전원의 양극과 음극의 절대값이 동일할 필요는 전혀 없습니다. 그 중 하나는 다른 것보다 절대값이 상당히 작을 수 있습니다. 이는 단지 연산 증폭기의 정상적인 기능을 보장하기 위한 것입니다.

자연스러운 질문이 생깁니다. "정확히 어느 것입니까?" 이에 대한 답을 찾기 위해 OP Amp의 입출력 신호의 허용 전압 범위를 간단히 살펴보겠습니다.

모든 연산 증폭기의 경우 출력 전위는 양극 전원 버스의 전위보다 높을 수 없고 음극 전원 버스의 전위보다 낮을 수 없습니다. 즉, 출력 전압은 공급 전압을 초과할 수 없습니다. 예를 들어, OPA277 연산 증폭기의 경우 부하 저항 10kOhm에서 출력 전압은 양극 공급 레일 전압보다 2V 작고 음극 공급 레일 전압보다 0.5V 낮습니다. 이러한 출력 전압 "불감대"의 폭 연산 증폭기 출력이 도달할 수 없는 정도는 출력단 회로 설계, 부하 저항 등과 같은 직렬 요인에 따라 달라집니다. 예를 들어 10kOhm(OPA340의 경우) 부하에서 전력 레일 전압 50mV 이전에 최소한의 데드존을 갖는 연산 증폭기가 있습니다. 연산 증폭기의 이 기능을 "R2R(레일-투-레일)"이라고 합니다.

반면, 폭넓게 적용되는 연산 증폭기의 경우 입력 신호도 공급 전압을 초과해서는 안 되며, 일부의 경우 1.5~2V 낮아야 합니다. 그러나 특정 입력단 회로를 갖춘 연산 증폭기도 있습니다. (예를 들어 동일한 LM358/LM324) 네거티브 공급 레벨뿐만 아니라 0.3V의 "마이너스"에서도 작동할 수 있어 공통 네거티브 버스가 있는 단극 공급 장치와 함께 사용하는 것이 매우 용이합니다.

드디어 이 '거미벌레'를 보고 만져보겠습니다. 냄새를 맡고 핥을 수도 있습니다. 나는 그것을 허용한다. 라디오 아마추어를 시작하는 사람들이 사용할 수 있는 가장 일반적인 옵션을 고려해 보겠습니다. 또한 오래된 장비에서 연산 증폭기의 납땜을 제거해야 하는 경우에도 마찬가지입니다.

자기 여기를 방지하기 위해 주파수 보정을 위한 외부 회로가 반드시 필요한 구형 연산 증폭기 설계는 추가 핀이 있다는 특징이 있었습니다. 이로 인해 일부 연산 증폭기는 8핀 케이스에 "맞지"도 않았고(그림 20, A) K140UD1, K140UD2, K140UD5와 같은 12핀 원형 금속 유리로 제조되었습니다(그림 20, A). 20, B) 또는 14핀 DIP 패키지(예: K140UD20, K157UD2(그림 20, B)). 약어 DIP는 영어 표현인 “Dual In line Package”의 약어로, “double-pin package”로 번역됩니다.

원형의 금속-유리 케이스(그림 20, A, B)는 70년대 중반까지 수입산 연산증폭기용 메인 케이스로, 80년대 중반까지는 국산 연산증폭기용으로 주로 사용되었으며, 현재는 소위. "군사" 신청("5번째 승인").

때때로 국내 연산 증폭기는 현재 매우 "이국적인" 패키지에 배치되었습니다. 하이브리드 K284UD1용 15핀 직사각형 금속 유리 패키지(그림 20, D)에서 키는 추가 15번째 핀입니다. 사건, 기타. 사실, 저는 개인적으로 연산 증폭기를 배치하기 위한 평면 14핀 패키지(그림 20, D)를 본 적이 없습니다. 그들은 디지털 초소형 회로에 사용되었습니다.

쌀. 국산 연산증폭기 20건

최신 연산 증폭기에는 대부분 칩에 직접 수정 회로가 포함되어 있어 최소한의 핀 수로 작업이 가능합니다(예: 단일 연산 증폭기의 경우 5핀 SOT23-5 - 그림 23). 이를 통해 하나의 칩에 제조된 완전히 독립적인(공통 전원 핀 제외) 2~4개의 연산 증폭기를 하나의 패키지에 배치할 수 있게 되었습니다.

쌀. 21 출력 장착(DIP)을 위한 최신 연산 증폭기의 이중 행 플라스틱 하우징

때로는 단일 행 8핀(그림 22) 또는 9핀 패키지(SIP) - K1005UD1에 배치된 연산 증폭기를 찾을 수 있습니다. 약어 SIP는 영어 표현인 "Single In line Package"의 약어로 "단면 패키지"로 번역됩니다.

쌀. 22 출력 장착용 이중 연산 증폭기의 단일 행 플라스틱 하우징(SIP-8)

보드에서 차지하는 공간을 최소화하기 위해 설계되었으나 아쉽게도 뒤늦게 출시되었습니다. 이때에는 보드 트레이스에 직접 납땜하는 표면 실장 패키지(SMD - Surface Mounting Device)가 널리 보급되었습니다(그림 1). 23). 그러나 초보자에게는 사용하기가 상당히 어렵습니다.

쌀. 최신 수입 표면 실장 연산 증폭기(SMD) 23개 사례

제조업체는 동일한 미세 회로를 다른 패키지로 "포장"할 수 있는 경우가 매우 많습니다(그림 24).

쌀. 24 동일한 칩을 다른 하우징에 배치하는 옵션

모든 미세 회로의 핀은 소위부터 계산되어 순차적으로 번호가 매겨집니다. 핀 번호 1의 위치를 나타내는 "key". (그림 25) 안에 어느 케이스(하우징이 리드와 함께 배치된 경우) 푸시, 번호는 오름차순입니다. ~에 맞서 시계방향으로!

쌀. 연산 증폭기 핀아웃 25개
다양한 하우징(핀 배치), 평면도;
번호 매기기 방향은 화살표로 표시됩니다.

둥근 금속 유리 케이스에서는 열쇠가 측면 돌출부처럼 보입니다(그림 25, A, B). 이 열쇠의 위치로 인해 거대한 "갈퀴"가 가능해졌습니다! 국내 8핀 패키지(302.8)에서 키는 첫 번째 핀(그림 25, A) 반대편에 있고 수입 TO-5에서는 8번째 핀(그림 25, B) 반대편에 있습니다. 국내(302.12) 및 수입품 모두 12핀 패키지에는 키가 있습니다. ~ 사이첫 번째와 12번째 결론.

일반적으로 둥근 금속 유리 및 DIP 패키지의 반전 입력은 2번째 핀에 연결되고, 비반전은 3번째 핀에, 출력은 6번째 핀에, 마이너스 전원은 4번째 핀에, 플러스 전원은 7번째 핀에 연결됩니다. 그러나 OU K140UD8, K574UD1의 핀아웃에는 예외(또 다른 "레이크"가 가능함!)가 있습니다. 이들에서 핀 번호는 대부분의 다른 유형에 일반적으로 허용되는 것과 비교하여 시계 반대 방향으로 하나씩 이동합니다. 수입 케이스(그림 25, B)와 같이 터미널에 연결되어 있으며 번호는 국내 케이스에 해당합니다(그림 25, A).

최근에는 대부분의 "국내 사용" 연산 증폭기가 플라스틱 케이스에 배치되기 시작했습니다(그림 21, 25, B-D). 이러한 경우 키는 첫 번째 핀 반대쪽의 오목한 부분(점)이거나 케이스 끝의 첫 번째 핀과 8번(DIP-8) 또는 14번(DIP-14) 핀 사이의 컷아웃이거나 모따기입니다. 핀의 전반부(그림 21, 중간). 이 경우 핀 번호도 다음과 같습니다. ~에 맞서 시계방향으로위에서 볼 때(자신의 결론 포함)

위에서 언급했듯이 내부적으로 수정된 연산 증폭기에는 5개의 핀만 있으며 그 중 3개(입력 2개와 출력 1개)만 각 개별 연산 증폭기에 속합니다. 이를 통해 하나의 8핀 패키지의 하나의 크리스털에 두 개의 완전히 독립적인 연산 증폭기를 배치할 수 있게 되었습니다(두 개의 핀이 더 필요한 플러스 및 마이너스 전원 공급 장치 제외)(그림 25, D). 14핀 패키지로 제공됩니다(그림 25, D). 결과적으로 대부분의 연산 증폭기는 현재 TL062, TL072, TL082, 저렴하고 간단한 LM358 등과 같은 적어도 이중 연산 증폭기로 생산됩니다. 내부 구조는 정확히 동일하지만 각각 TL064, TL074, TL084는 4배입니다. 그리고 LM324.

관계에서 국내 아날로그 LM324 (K1401UD2) 또 다른 "레이크"가 있습니다. LM324에서 전원 공급 장치의 플러스가 4번째 핀에 연결되고 마이너스가 11번째 핀에 연결되면 K1401UD2에서는 그 반대입니다. 즉, 전원의 플러스 공급 장치는 11번 핀에 연결되고 마이너스는 4번 핀에 연결됩니다. 그러나 이러한 차이로 인해 배선에 어려움이 발생하지는 않습니다. 연산 증폭기 핀의 핀아웃은 완전히 대칭이므로(그림 25, D) 첫 번째 핀이 8번째 핀을 대신하도록 케이스를 180도 돌리면 됩니다. 그게 다야.

수입 연산 증폭기(연산 증폭기뿐만 아니라)의 라벨링에 관한 몇 마디입니다. 처음 300개의 디지털 지정에 대한 여러 개발의 경우 디지털 코드의 첫 번째 숫자로 품질 그룹을 지정하는 것이 관례였습니다. 예를 들어 연산 증폭기 LM158/LM258/LM358, 비교기 LM193/LM293/LM393, 조정 가능한 3단자 안정기 TL117/TL217/TL317 등은 내부 구조가 완전히 동일하지만 온도 작동 범위가 다릅니다. LM158(TL117)의 경우 작동 온도 범위는 섭씨 영하 55도에서 +125...150도(소위 "전투" 또는 군사 범위)이고, LM258(TL217)의 경우 영하 40도에서 +85도(" 산업용” 범위) 및 LM358(TL317)의 경우 - 0도 ~ +70도(“가정용” 범위). 더욱이 가격은 그러한 그라데이션과 완전히 일치하지 않거나 매우 약간 다를 수 있습니다 ( 신비한 가격 책정 방식!). 따라서 처음 "3"을 특별히 쫓지 않고도 초보자에게 적합한 표시로 구입할 수 있습니다.

처음 300개의 디지털 표시가 소진된 후 신뢰성 그룹은 문자로 표시되기 시작했으며 그 의미는 이러한 구성 요소에 대한 데이터시트(데이터시트는 문자 그대로 "데이터 테이블"로 번역됨)에서 해독됩니다.

결론

그래서 우리는 약간의 비교기를 포함하여 연산 증폭기 작동의 "ABC"를 연구했습니다. 다음으로, 이러한 "문자"에서 단어, 문장 및 전체 의미 있는 "에세이"(실행 가능한 계획)를 입력하는 방법을 배워야 합니다.

불행하게도 “그 광대함을 받아들이는 것은 불가능하다.” 이 기사에 제시된 자료가 이러한 "블랙 박스"의 작동 방식을 이해하는 데 도움이 되었다면 입력, 출력 및 과도 특성의 영향인 "채우기"에 대한 분석을 더 깊이 파고드는 것이 고급 연구의 과제입니다. 이에 대한 정보는 다양한 기존 문헌에 자세하고 철저하게 제시되어 있습니다. Ockham의 할아버지 William이 다음과 같이 말하곤 했습니다. "개체는 필요한 것 이상으로 늘어나서는 안 됩니다." 이미 잘 설명한 내용을 반복할 필요는 없습니다. 게으르지 말고 읽으면됩니다.

11. http://www.texnic.ru/tools/lekcii/electronika/l6/lek_6.html

그러므로 작가님, 존경하는 마음으로 작별인사를 하도록 허락해 주세요. 알렉세이 소콜류크 ()